[发明专利]点对点专用处理器结构和方法

说明书

技术领域

本发明涉及计算机及其他数字系统中的数据传输领域。

相关申请

本申请要求2008年3月31日提交的美国临时专利申请号61/041,210的优先权，其全部内容通过参考整体纳入本申请。

背景技术

随着计算机以及其他数字系统变得更加复杂而强大，用以增强系统元件之间数据传输的方法和硬件也在不断发展。要传输的数据包括代表数据的信号、指令或任意其他信号。数据传输的速度和效率在运行数据密集型应用例如图形应用的系统中极为重要。在典型的系统中，图形处理功能是作为中央处理单元(central processing unit；CPU)功能的一部分来提供的，或者由独立的专用处理器例如图形处理单元(graphics processing unit；GPU)提供，该专用处理器与CPU通信并辅助处理视频游戏等应用的图形数据。系统中可包括一个或多个GPU。在传统的多GPU系统中，桥接主机接口(例如高速周边元件接口(peripheral component interface express；PCIe))必须与主机流量共享带宽。图1为现有系统100的方块图，该系统100包括根处理器108(例如CPU)、桥106以及两个端点EP0 104a和EP1 104b(例如GPU0和GPU1)。各端点104分别耦接至存储器元件102a和102b。

为了充分利用系统中存在的多个GPU，该多个GPU共享处理任务，从而需要在其之间传输数据。在多GPU系统中实现性能提升的挑战在于潜在有大量数据需要在这些GPU之间来回传输。例如，若应用要求绘制背景或其他纹理，而该绘制需要花费大量时间，则宜将该背景或纹理复制到另一GPU，以使其能够用于下一帧或同一帧的另一部分。在系统100中，在GPU 104之间进行数据传输的唯一路径是分别通过路径105a和105b到达桥106。抵达根108的此路径必然承载有自各GPU104至根108的流量以及两个GPU104之间的流量。这样，由于物理线路共享而可形成瓶颈。

附图说明

图1显示现有技术中多处理器系统的方块示意图。

图2显示依据一实施例加入点对点输入输出路径的多处理器系统的部分方块示意图。

图3显示依据一实施例加入点对点输入输出路径的多处理器系统的详细方块示意图。

图4显示依据一实施例由该输入输出系统执行的方法流程示意图。

图5显示依据一实施例在不对称输入输出系统中传输相位信息的方法流程图。

图6显示依据一实施例在不对称输入输出系统中向主机设备传输客户端相位信息的时序图。

具体实施方式

这里描述点对点(peer-to-peer)专用处理器结构和方法的实施例。实施例包括通过主桥总线耦接至至少一个中央处理单元的多个专用处理器。直接总线将所述各专用处理器直接耦接至其余专用处理器中的至少一个。存储控制器耦接至该多个专用处理器并决定是否通过该主机总线或直接总线传输数据

图2显示依据一实施例的多处理器系统200的部分方块示意图。系统200包括耦接至桥026的根处理器208。桥206分别通过总线205a和205b耦接至总线端点EP0 204a和EP1 204b。各端点204分别耦接至存储器设备202a、202b。

一实施例中，根处理器208为CPU，各端点204为GPU，但并不以此为限。如下文所述，实施例包括的端点204分别为具有侧端口(sideport)的GPU，所述侧端口类似PCIe端口。PCIe的寻址特征和各种负载平衡特征应用于系统200的结构中以提升性能。在典型的结构中，自一GPU向另一GPU发出的“读”操作极其昂贵。“读”操作中，发出请求，并于一段时间后接收所请求的数据。相较包括“读”操作在内的操作的典型性能，实施例作出了改进。

图3显示依据一实施例的多处理器系统300的方块示意图。系统300与系统200类似，但所示更为详细。CPU 308为系统300的根处理器。CPU 308通过桥306耦接至系统存储器309。CPU 308还通过桥306经由主桥总线305a耦接至GPU0 304a，并经由主桥总线305b耦接至GPU1 304b。