[发明专利]使用多个译码器、控制器和任务指令进行高效并行的子信息包译码

权利要求书

1.一种电路，包括：

多个译码器，其中，向每一个译码器分配子信息包序列译码任务，所述子信息包序列是一组信息包中的一个或多个子信息包，其中，如果所述每一个译码器完成了所分配的对一个信息包的所有子信息包进行译码的所有任务，则所述译码器生成信息包完成指示；

控制电路，从所述多个译码器中的每一个译码器接收所述信息包完成指示，至少部分地根据所述信息包完成指示来产生中断信号，其中，在任一译码器正在对所述信息包的一个子信息包进行译码期间不产生所述中断信号，而仅在已经从对所述信息包的某一个子信息包进行译码的每一个译码器都接收到信息包完成指示之后才产生所述中断信号。

2.根据权利要求1所述的电路，其中：

所述信息包完成指示包括完成信号和信息包结束信号，

所述完成信号出现在第一导线上，所述第一导线从一个译码器延伸到所述控制电路，

所述信息包结束信号出现在第二导线上，所述第二导线从所述译码器延伸到所述控制电路。

3.根据权利要求1所述的电路，其中：

如果所述每一个译码器都完成了所分配的对所述一组信息包的所有子信息包进行译码的所有任务，则所述译码器提供组完成指示；

所述控制电路从所述多个译码器中的每一个译码器接收组完成指示。

4.根据权利要求1所述的电路，其中：

所述控制电路生成多个停止信号，

将所述多个停止信号中的一个停止信号提供给所述多个译码器中相应的一个译码器。

5.根据权利要求4所述的电路，其中，当所述译码器中的各译码器完成了分配给它们的对所述组的子信息包进行译码的所有任务时，所述控制电路使用所述停止信号来停止所述译码器中的各译码器。

6.根据权利要求1所述的电路，其中：

响应于从对所述信息包的子信息包进行译码的每一个译码器都接收到信息包完成指示，配置所述控制电路以便产生所述中断信号；

还配置所述控制电路，使得响应于接收到信息包完成指示，所述控制电路不产生所述中断信号。

7.根据权利要求1所述的电路，其中：

所述中断信号是信息包结束(EOP)中断信号；

还配置所述控制电路，使得所述控制电路不产生所述EOP中断信号。

8.根据权利要求1所述的电路，其中：

可操作所述电路，使得其中一个译码器对第一信息包的一个子信息包序列进行译码，并向所述控制电路提供信息包完成指示，随后在不停止的情况下就开始对第二信息包的一个子信息包序列进行译码；

所述第一信息包和所述第二信息包是所述组中的信息包；

在所述控制电路从所述一个译码器接收到所述信息包完成指示时，所述控制电路不产生所述中断信号，但是，一旦从对所述信息包的某一个子信息包进行译码的每一个译码器都接收到信息包完成指示之后，所述控制电路就产生所述中断信号。

9.根据权利要求1所述的电路，其中：

由译码器提供的所述信息包完成指示连同子信息包索引一起由所述控制电路接收；

所述子信息包索引标识所述信息包中由所述译码器进行译码的最后一个子信息包。

10.根据权利要求1所述的电路，其中：

由译码器提供的所述信息包完成指示连同信息包索引一起由所述控制电路接收；

所述信息包索引标识所述信息包完成指示所关联的信息包。

11.根据权利要求1所述的电路，还包括：

处理器，通过生成任务指令，向所述多个译码器中的一个译码器分配子信息包译码任务，其中，所述任务指令包括指示所述子信息包在缓冲器中位于哪里的信息。

12.根据权利要求1所述的电路，还包括：

处理器，通过生成任务指令，向所述多个译码器中的一个译码器分配子信息包译码任务，其中，所述任务指令包括所述子信息包是否是一个信息包的一个子信息包序列的最后一个子信息包的指示，其中，所述子信息包序列将由所述一个译码器进行译码。