[发明专利]电阻变化元件及其制造方法

说明书

技术领域

本发明涉及电阻变换元件，特别是，涉及电阻值与施加的电信号相应地变化的电阻变化型的电阻变化元件及其制造方法。

背景技术

近年来，伴随着数字技术的发展，便携式信息设备和信息家电等电子设备进一步多功能化。因此，电阻变化元件的大容量化、写入电力的降低、写入/读出时间的高速化和长寿命化方面的要求变高。

对应于这样的要求，现有的使用浮置栅的闪存在微细化方面存在极限。另一方面，使用电阻变化层作为存储部的材料的电阻变化元件(电阻变化型存储器)的情况下，由于能够由包括可变电阻元件的简单构造的存储元件构成，因此能够期待进一步微细化、高速化和低耗电化。

使用电阻变化层作为存储部的材料的情况下，例如，通过电脉冲的输入等，能够使其电阻值从高电阻变成低电阻或者从低电阻变成高电阻。这种情况下，需要明确区分低电阻和高电阻这2个值，而且在低电阻和高电阻之间高速稳定地变化，并将这2个值非易失性地保持。以这样的存储器特性的稳定和元件的微细化为目的，目前提出了各种方案。

作为上述提案之一，专利文献1中公开了一种存储元件，其中，存储器单元包括电阻变化元件，该电阻变化元件具有2个电极和夹在该电极之间的记录层，以可逆地改变该记录层的电阻值的方式构成。图17是表示上述现有的存储元件的结构的截面图。

如图17所示，这种存储元件通过将构成存储器单元的多个电阻变化元件10呈阵列状地配置而成。电阻变化元件10以在下部电极1和上部电极4之间夹着高电阻膜2和离子源层3的方式构成。存储层由该高电阻膜2和离子源层3构成，通过该存储层能够将信息记录在各个存储器单元的电阻变化元件10中。

另外，各个电阻变化元件10配设于形成在半导体基板11上的MOS晶体管18的上方。该MOS晶体管18包括由在被半导体基板11内的元件分离层12分离的区域形成的源极/漏极区域13、栅极电极14。另外，栅极电极14兼作为存储元件的一个地址配线的字线。

MOS晶体管18的源极/漏极区域13的一方和电阻变化元件10的下部电极1经由插塞(plug)层15、金属配线层16和插塞层17电连接。另外，MOS晶体管18的源极/漏极区域13的另一方经由插塞层15与金属配线层16连接。该金属配线层16与作为存储元件的另一个地址配线的位(bit)线连接。

通过在如上述构成的电阻变化元件10的下部电极1和上部电极4之间施加极性不同的电位，使构成记录层的离子源层3的离子源向高电阻层2移动。另外，使该离子源从高电阻层2向上部电极4移动。由此，电阻变化元件10的电阻值从高电阻状态向低电阻状态过渡，或者从低电阻状态向高电阻状态过渡，从而能够记录信息。

但是，作为与专利文献1中所示的可变电阻材料不同的材料，报告有使用了二元过渡金属氧化物的例子。例如，在专利文献2中，作为可变电阻材料，公开了NiO、V₂O₅、ZnO、Nb₂O₅、TiO₂、WO₃、CoO。这些材料由于是二元系，所以组成控制和成膜比较容易。而且，也具有与半导体制造工艺的比较良好的整合性。

现有技术文献

专利文献1：日本特开2006-40946号公报

专利文献2：日本特开2004-363604号公报

发明内容

然而，在如上所述现有的用2个电极夹着用于可变电阻材料的过渡金属氧化物构成的电阻变化元件中，存在如下问题。

首先，使用NiO等过渡金属氧化物的情况下，初始电阻非常高，为了得到可变电阻特性，需要对初始状态的可变电阻元件施加电脉冲，在电阻变化层内形成电通路(path)。这样的处理被称为成形(forming)。该电脉冲的电压大于为了使可变电阻材料从低电阻状态变化到高电阻状态或者从高电阻状态变化到低电阻状态来作为存储器所需要的电脉冲的电压，因此存在需要用于产生高电压的特殊电路的问题。

本发明是鉴于以上问题而提出的，其目的在于提供一种能够降低成形需要的电脉冲的电压具有可逆且稳定的重写特性的电阻变化元件，与半导体制造工艺亲和性高的该电阻变化元件的制造方法，以及该电阻变化元件。