[发明专利]集成电路设计和库的优化

说明书

对相关申请的交叉引用

本申请是2008年2月5日提交的美国临时专利申请61/026,222以及2008年6月6日提交的美国临时专利申请61/059,742、61/059,744、61/059,745和61/059,746的非临时案，这些申请以及本申请中引用的所有其他参考文献通过引用被并入。

通过引用并入2007年2月28日提交的美国专利申请11/711,828(于2007年9月13日作为美国专利申请公布2007/0214439公布)以及2006年3月1日提交的美国临时专利申请60/777,561。

技术领域

本发明涉及电子设计自动化领域，更具体而言涉及其设计基于单元库(cell library)的数字电路的优化。

背景技术

集成电路是信息时代的重要组成部分并且对于信息时代是很关键的，其影响着包括金融、银行、法律、军事、高科技、运输、电话、石油、医疗、药物、食品、农业、教育以及许多其他产业在内的每一种产业。诸如DSP、放大器、DRAM、SRAM、EPROM、EEPROM、闪存、微处理器、ASIC和可编程逻辑之类的集成电路被用于诸如计算机、联网、电信和消费类电子产品之类的许多应用中。

消费者不断地要求其电子产品具有更高的性能。例如，更高速的计算机将会提供更高速的图形用于多媒体应用或开发。更高速的因特网web服务器将带来更强的在线商务，包括在线股票交易、书籍销售、拍卖以及杂货购买，这些只是几个示例。更高性能的集成电路将提高包含这些集成电路的产品的性能。

大型的当代集成电路具有数百万的包括门和晶体管在内的器件，并且是非常复杂的。随着工艺技术的改进，在单个集成电路上可制造越来越多的器件，因此集成电路将随着时间而继续变得更加复杂。为了应对构建更复杂且更高性能的集成电路的挑战，使用了软件工具。这些工具处于通常称为计算机辅助设计(CAD)、计算机辅助工程(CAE)或电子设计自动化(EDA)的领域中。始终需要改进这些电子自动化工具以便满足对集成电路的更高集成度和更佳性能的需求。

因此，需要用于电子设计自动化的改进技术。

发明内容

一种方法以选择用于实现设计的最佳单元集合的方式对设计和库(或库的集合)进行共同优化。该方法考虑到了在降低设计成本和遵守设计约束的同时限制新单元数目的思想。该方法选择最小接近最优单元集合来优化设计。这包括对基于单元的设计和用于实现它的单元库的同时优化。该方法考虑了被描述为虚拟单元的新单元的集合，这些新单元可能具有与原始库不同的晶体管拓扑、不同的大小、不同的逻辑功能和/或不同的单元模板。

映射过程可以取描述尚未实现但可得到估计成本的可能单元的额外方法作为输入；这些单元在本申请中被称为虚拟单元。设计随后被映射到真实和虚拟单元以确定初始最优单元集合。重映射的设计随后被递增地重映射以减少所使用的单元的数目，同时不会显著恶化实现成本并且仍遵守设计约束。整个过程可以被迭代若干次。在确定理想单元集合之后，可以插入每个单元的一些额外大小以保证时序闭合。最终单元集合的行高也可被优化以更好地适配于为最终库选择的单元。

在一种实现方式中，一种用于电路设计和库的同时优化的方法包括：提供初始电路网表(其可以通过多个单元或布尔方程或其他方式(例如RTL代码)来表述)；提供初始存在单元集合(可以为空)；提供额外可容许功能/单元集合，其中可能包括虚拟单元；在考虑初始存在单元集合和额外可容许功能或单元集合的情况下，映射电路以使实现成本最小化；产生新的重映射的网表；以及产生由重映射的网表中使用的预先存在的单元和可容许功能构成的新单元库规格和描述。

额外可容许功能或单元集合可以通过功能或单元(可能包括虚拟单元)的列表来显式地定义。每个额外可容许逻辑功能可具不同的实现，包括：不同的晶体管拓扑、晶体管的不同大小和不同的驱动强度。额外可容许功能或单元集合可以通过某个参数来隐式地定义。额外可容许功能集合可由所允许的最大输入数目来隐式地定义。额外可容许功能集合可由处于串联或并联关联的串联和并联开关的最大数目来隐式地定义。

额外可容许功能集合可由功能的BDD实现中串联的电弧的最大数目来隐式地定义。额外可容许功能集合可由一般晶体管实现中串联的开关的最大允许数目来隐式地定义。额外可容许功能集合可由用于实现组合逻辑功能的两个晶体管平面中串联开关数目的准确下限上的最大允许开关数目来隐式地定义。