[发明专利]多核处理系统

说明书

技术领域

本公开总的来说涉及处理系统，并且更具体地，涉及具有多个核(core)的处理系统。

背景技术

已经发现，如果采用多个核的话，数据的处理更加有效率。多核系统允许不同任务的同时处理。复杂的操作趋于能够被划分成多个任务，因此，多核系统趋于对于复杂的操作工作良好。非常复杂的操作可以具有多个任务，从而具有许多个核可以是有利的。必须协调这些操作，以使得不同核的结果也必须协调。这包括：正在被使用的存储器必须能够保持一致(coherent)。也就是说，核必须能够使用来自主存储器的信息，这是因为高速缓存(其可能与每一个核一起)不是足够的。在任何使用高速缓冲的系统中，可能难以维持存储器一致性，并且随着核的数目的增加这变得愈加复杂。

因此，存在对如下的系统的需求，所述系统是多核的，同时解决或改善了多核系统的现有问题。

附图说明

通过附图以示例的方式示出了本发明，并且本发明并不受附图的限制，在附图中相同的附图标记表示相似的要素。附图中的要素是出于简单和清楚的目的而示出的，并且不必按比例绘制。

图1是根据一个实施例的系统的框图；

图2是图1的系统中所使用的核的框图；

图3是替代的配置中的图1的系统的框图；

图4是根据另一实施例的系统的框图；

图5是替代的配置中的图4的系统的框图。

具体实施方式

在一个方面，一种系统具有处于第一一致性群组中的第一多个核。每一个核以分组(packet)传送数据。所述核串行地直接耦接以形成串行路径。沿该串行路径传送数据分组。该串行路径在一端耦接到分组交换器(packet switch)。所述分组交换器耦接到存储器。所述第一多个核和所述分组交换器是在集成电路上。所述存储器可以在所述集成电路上或者可以不在所述集成电路上。在另一方面，处于第二一致性群组的第二多个核耦接到所述分组交换器。所述第一多个和第二多个核可以被重新配置来形成或成为与所述第一和第二一致性群组不同的一致性群组的一部分。参考下面的描述和附图将对此有更好的理解。

图1中所示的是多核系统10，其包括：存储器12，分组交换器14，以及耦接以形成一致性群组18、一致性群组20、一致性群组22、以及一致性群组24的核的阵列16。一致性群组18包括耦接到分组交换器14的核26、耦接到核26的核28、耦接到核28的核30、以及耦接到核30的核32。一致性群组20包括耦接到分组交换器14的核34、耦接到核34的核36、耦接到核36的核38、以及耦接到核38的核40。一致性群组22包括耦接到分组交换器14的核42、耦接到核42的核44、耦接到核44的核46、以及耦接到核46的核48。一致性群组24包括耦接到分组交换器14的核50、耦接到核50的核52、耦接到核52的核54、以及耦接到核54的核56。核26、28、30以及32串行耦接从而一致性群组18串行地传送数据的分组。类似地，一致性群组20、22以及24每一都串行地耦接沿串行数据路径传送数据的核。存储器12具有分别与一致性群组18、20、22以及24关联的分区(partition)58、60、62以及64。数据的分组包括数据本身并且还包括关于该分组的另外的信息。另外的信息可以包括纠错、分组次序、目标ID、源ID、奇偶性、以及大小。用于传播分组的协议的一个示例是RapidIO^TM(Freescale Semiconductor，Inc.的商标))协议。分组可以包括除数据以外的其它种类的信息，诸如控制信息。

图2中所示的是更详细的核26，其代表图1的所有的核。核26具有高速缓存74以及至少两个端口66和70。在一致性群组1中，核26具有耦接到分组交换器14的一个端口以及耦接到核28的端口的另一个端口。每一一致性群组具有耦接到分组交换器14的第一端。每一一致性群组还具有第二端，其中存在仅耦接到一个其它核的核。因此，一致性群组20、22和24的第一端中，核34、42和50分别耦接到分组交换器14。一致性群组18、20、22和24的第二端分别在核32、40、48和56处。核26被示出为具有两个另外的端口72和68，总共四个端口，以及响应于重新配置线69上的信号的重新配置寄存器73。另外的端口72和68以及重新配置寄存器73被用于对系统10进行重新配置。