[发明专利]隔离的互补金属氧化物半导体晶体管和双极晶体管、用于隔离的隔离结构及其制造方法

权利要求书

1.一种隔离的CMOS晶体管，形成在第一导电类型的半导体衬底中，该衬底不包括外延层，所述隔离的CMOS的成对晶体管包括：

与所述第一导电类型相反的第二导电类型的底隔离区域，埋设在所述衬底中；和

第一填充沟槽，从所述衬底的表面至少向下延伸到所述底隔离区域，所述第一填充沟槽包括电介质材料，

其中所述底隔离区域和所述第一填充沟槽一起围成所述衬底的隔离袋，该隔离袋包括N型阱和P型阱，该N型阱包括P沟道MOSFET，该P型阱包括N沟道MOSFET。

2.如权利要求1所述的隔离的CMOS晶体管，其中所述N型阱和所述P型阱的每个包括邻近所述衬底的表面的上部和在该上部之下的下部，该下部的峰值掺杂浓度大于该上部的峰值掺杂浓度。

3.如权利要求2所述的隔离的CMOS晶体管，其中所述P沟道MOSFET包括：

P型源极区域、P型漏极区域、在栅极氧化层上的栅极、以及P型漏极延伸区域，所述P型漏极延伸区域比所述P型漏极区域掺杂得轻并从所述P型漏极区域延伸到所述栅极；并且

其中所述N沟道MOSFET包括：

N型源极区域、N型漏极区域、在第二栅极氧化层上的第二栅极、以及N型漏极延伸区域，所述N型漏极延伸区域比所述N型漏极区域掺杂得轻并从所述N型漏极区域延伸到所述第二栅极。

4.如权利要求3所述的隔离的CMOS晶体管，其中所述N型漏极区域与所述栅极之间的横向距离大于所述N型源极区域与所述栅极之间的横向距离。

5.如权利要求3所述的隔离的CMOS晶体管，包括N型源极延伸区域，该N型源极延伸区域比所述N型源极区域掺杂得轻且比所述N型漏极延伸区域掺杂得重，所述N型源极延伸区域从所述N型源极区域延伸到所述栅极。

6.如权利要求1所述的隔离的CMOS晶体管，其中所述第一填充沟槽用电介质材料填充。

7.如权利要求1所述的隔离的CMOS晶体管，其中所述第一填充沟槽还包括导电材料，该导电材料被所述电介质材料横向地围绕。

8.如权利要求7所述的隔离的CMOS晶体管，其中所述导电材料提供从所述底隔离区域到所述衬底的表面的电接触。

9.如权利要求1所述的隔离的CMOS晶体管，包括第二填充沟槽，该第二填充沟槽从所述衬底的表面至少向下延伸到所述底隔离区域，所述第二填充沟槽包括电介质材料并将所述P型阱和所述N型阱隔开。

10.如权利要求9所述的隔离的CMOS晶体管，其中所述第二填充沟槽的宽度小于所述第一填充沟槽的宽度。

11.如权利要求1所述的隔离的CMOS晶体管，包括第二填充沟槽，该第二填充沟槽从所述衬底的表面向下延伸到一深度，该深度小于所述第一填充沟槽的深度。

12.如权利要求11所述的隔离的CMOS晶体管，其中所述第二填充沟槽用电介质材料填充，并且所述第一填充沟槽包括导电材料，该导电材料被所述电介质材料横向地围绕。

13.一组隔离的CMOS晶体管，形成在第一导电类型的半导体衬底中，该衬底不包括外延层，该组隔离的CMOS晶体管包括：

与所述第一导电类型相反的第二导电类型的第一底隔离区域，埋设在所述衬底中；

第一填充沟槽，从所述衬底的表面至少向下延伸到所述第一底隔离区域，该第一填充沟槽包括电介质材料，其中所述第一底隔离区域和所述第一填充沟槽一起围成所述衬底的第一隔离袋，该第一隔离袋包括第一N型阱和第一P型阱，该第一N型阱包括第一P沟道MOSFET，该第一P型阱包括第一N沟道MOSFET；

第二导电类型的第二底隔离区域，埋设在所述衬底中；以及

第二填充沟槽，从所述衬底的表面至少向下延伸到所述第二底隔离区域，该第二填充沟槽包括电介质材料，其中所述第二底隔离区域和所述第二填充沟槽一起围成所述衬底的第二隔离袋，该第二隔离袋包括第二N型阱和第二P型阱，该第二N型阱包括第二P沟道MOSFET，该第二P型阱包括第二N沟道MOSFET。