[发明专利]用于平衡接收端电源负载的方法和系统

说明书

技术领域

本发明涉及集成电路中电源噪声的抑制。

背景技术

典型的高速数字通信系统中的发送器和接收器将信息作为一系列符号来进行传送。常用的二进制系统通过从电源电压节点汲取第一电流经过负载从而产生逻辑“1”的电压表示形式来表示逻辑“1”符号值，并且通过汲取第二电流经过负载从而产生逻辑“0”的电压表示形式来表示逻辑“0”符号值。接收器随后对照参考电压对符号进行采样，以恢复原始信息。在将数据符号作为符号组而进行并行传送时，用以代表连续符号组的总电流在相邻信号间可能存在显著的变化。电源电流因此可能是与数据相关的。

电源并不是完美的。例如，用于传送电源电流的线路和焊盘表现出寄生型电阻性、电感性和电容性阻抗。不幸的是，这些阻抗和数据相关的电源电流共同造成电源电压的波动，这可能引起错误并降低速度性能。这一问题被本领域中的技术人员称为同时切换噪声，或者SSN(simultaneous switching noise)。减小SSN的努力集中在了改善电压调节与降低电源阻抗从而使电源更好地耐受负载电流中的变化，以及使用平衡的符号模式或补偿电流来减小这样的变化上。这些努力取得了相当大的成功，但是却总是存在对提高的性能的不断需求。

发明内容

附图说明

所公开的主题通过范例的方式，而不是通过限制的方式，在所附附图的图示中做出了示例说明，并且在附图中相似的参考编号指代类似的元件，并且其中：

图1描绘了同步数字通信系统100，其中第一集成电路(IC)105在并行数据通道115上向第二IC 110传输数据DQ[3:0]。

图2是描绘图1的系统100的依据一种实施方式工作的波形图200。

图3绘制出依据一种实施方式的配电网络的频率响应。

图4描绘了依据另一实施方式的系统400。系统400包括第一IC405和第二IC 410，其共享外部电源电压VDD并且经由并行双向通道415进行通信。

具体实施方式

图1描绘了同步数字通信系统100，其中第一集成电路(IC)105在并行数据通道115上向第二IC 110传输数据DQ[3:0]。连续符号组中的差异(例如，0000到1111)在数据电流I_D中引起变化，该电流用于在IC110的同名数据节点上表示数据符号D[3:0]，其中的每个节点对应于通道115的一位线。在这一范例中的接收器IC110向数据电流I_D添加补偿电流I_C。此补偿电流是基于先前接收的样本R[3:0]而不是当前符号D[3:0]来计算的，并因此相较于不包括补偿的电路而言增大了相邻符号组之间的最大瞬时电流波动。除另有说明外，第二IC 110增加了来自内部节点VDDIO的电源电流在给定的时间间隔中的数据相关性。然而，配电网络(PDN，power-distributionnetwork)的频率响应过滤掉了本地电源电流(I_D+I_C)的大部分增加的数据依赖性，并因此减小了总输入/输出(I/O)电源电流I_IO的波动。减小的I/O电流波动稳定了电源电压VDD和VDDIO，从而提高了IC 110的性能。PDN的频率响应主要是在IC 110之外的寄生型导线电感120的函数，而同时也是例如旁路电容器以及寄生型电阻和电容(未示出)的函数。

在这一简单的范例中，第一IC 105包括四个驱动器130，其中每个都将数据信号DQ[3:0]中的一个经由相应的焊盘135驱动到通道115的链路之上。每个驱动器130可以是下拉驱动器，在其中NMOS晶体管将其相应的焊盘135拉向接地电势以表示逻辑“1”，并且关闭以表示逻辑“0”。更普遍地，每个驱动器130从电源节点VDDIO汲取第一非零电流来代表逻辑“1”，以及基本上为零的第二电流来代表逻辑“0”。每个驱动器130可以包括本地上拉器件，比如具有栅极偏压VB的上拉晶体管137，使得驱动器130能够接收和提供电流来代表交替变化的逻辑值。其他实施方式使用不同数量和类型的驱动器，并且可以使用不同类型的内部(片上)或外部终端元件。

第二IC 110在相应的焊盘135上接收数据符号D[3:0]并将其传送到采样器140的输入节点。驱动器130将电流拉过终端电阻器145以表示逻辑“1”，并且允许电阻器145将焊盘135拉向电源电压VDDIO以表示逻辑“0”。采样器140在时钟信号CLK的边缘上对符号D[3:0]进行采样，以在相应的采样器输出端上提供并行接收样本R[3:0]。