[发明专利]用于调谐无线电接收机的系统和方法

权利要求书

1.一种用于调谐无线电接收机的系统，包括：

无线电接收机，配置用于提供下变频数字误差信号；

数字合成器电路，配置用于产生第一本机振荡器控制信号；

数字自动频率控制(AFC)电路，配置用于产生第二本机振荡器控制信号，其中，在禁用所述数字AFC电路时启用所述数字合成器电路以产生所述第一本机振荡器控制信号，并且其中，所述第一本机振荡器控制信号与期望的本机振荡器频率的估计值对应；并且

其中，在禁用所述数字合成器电路时启用所述数字AFC电路以产生所述第二本机振荡器控制信号，并且其中，所述第二本机振荡器控制信号与所述期望的本机振荡器频率对应。

2.根据权利要求1所述的系统，其中，对所述第一本机振荡器控制信号和所述第二本机振荡器控制信号进行组合以形成组合本机振荡器控制信号。

3.根据权利要求1所述的系统，其中，所述数字合成器还包括：

计数器，配置用于接收基准频率和本机振荡器的输出，所述计数器被配置用于提供表示所述基准频率和本机振荡器的输出之间的频率差的信号；

粗调元件，配置用于接收所述计数器的输出；

数字累加器，配置用于接收所述计数器的输出，所述数字累加器被配置用于存储所述计数器的输出；以及

合成器缩放元件，配置用于接收所累积的输出并用于发展出用于所述数字合成器电路的时间常数。

4.根据权利要求3所述的系统，还包括配置用于接收所述合成器缩放元件的输出的寄存器，所述寄存器被配置用于存储所述第一本机振荡器控制信号，在所述AFC电路变为被启用时供所述AFC电路使用。

5.根据权利要求1所述的系统，其中，所述数字AFC电路还包括：

数字累加器，配置用于接收和存储所述数字误差信号；以及

AFC电路缩放元件，配置用于接收所述数字累加器的累积输出并用于发展出用于所述AFC电路的时间常数。

6.根据权利要求5所述的系统，其中，所述数字AFC电路使用所述数字误差信号来产生所述第二本机振荡器控制信号。

7.根据权利要求2所述的系统，还包括配置用于基于振荡器的频率来调节所述AFC电路的输出的本机振荡器(LO)校正元件。

8.一种具有用于调谐无线电接收机的系统的便携式收发器，包括：

发射机，其可操作地耦合到接收机；

无线电接收机，配置用于提供下变频数字误差信号；

数字合成器电路，配置用于产生第一本机振荡器控制信号；

数字自动频率控制(AFC)电路，配置用于产生第二本机振荡器控制信号，其中，在禁用所述数字AFC电路时启用所述数字合成器电路以产生所述第一本机振荡器控制信号，并且其中，所述第一本机振荡器控制信号与期望的本机振荡器频率的估计值对应；并且

其中，在禁用所述数字合成器电路时启用所述数字AFC电路以产生所述第二本机振荡器控制信号，并且其中，所述第二本机振荡器控制信号与所述期望的本机振荡器频率对应。

9.根据权利要求8所述的收发器，其中，对所述第一本机振荡器控制信号和所述第二本机振荡器控制信号进行组合以形成组合本机振荡器控制信号。

10.根据权利要求8所述的收发器，其中，所述数字合成器还包括：

计数器，配置用于接收基准频率和本机振荡器的输出，所述计数器被配置用于提供表示所述基准频率和本机振荡器的输出之间的频率差的信号；

粗调元件，配置用于接收所述计数器的输出；

数字累加器，配置用于接收所述计数器的输出，所述数字累加器被配置用于存储所述计数器的输出；以及

合成器缩放元件，配置用于接收所累积的输出并用于发展出用于所述数字合成器电路的时间常数。

11.根据权利要求10所述的收发器，还包括配置用于接收所述合成器缩放元件的输出的寄存器，所述寄存器被配置用于存储所述第一本机振荡器控制信号，在所述AFC电路变为被启用时供所述AFC电路使用。

12.根据权利要求8所述的收发器，其中，所述数字AFC电路还包括：

数字累加器，配置用于接收和存储所述数字误差信号；以及

AFC电路缩放元件，配置用于接收所述数字累加器的累积输出并用于发展用于所述AFC电路的时间常数。