[发明专利]存储器单元、存储器单元构造及存储器单元编程方法

说明书

技术领域

涉及存储器单元、存储器单元构造及存储器单元编程方法。

背景技术

非易失性存储器广泛用于例如数码相机及个人音频播放器等便携式装置中。可获得许多不同类型的非易失性存储器，每一类型的存储器使用一不同基本技术。快闪存储器及磁盘存储器是非易失性存储器的两个实例。某一非易失性存储器可为笨重且可耗用不合意的功率量。需要延长使用非易失性存储器的便携式装置的电池使用寿命且减小此类装置的大小。因此，需要占用小面积且耗用小功率量的非易失性存储器。

附图说明

图1为根据一实施例的构造的一部分的图解横截面图。

图2为根据一实施例的构造的一部分的图解横截面图。

图3显示图解说明根据一实施例的二极管的三个不同偏压条件的三个带隙图。

图4为根据一实施例的存储器元件阵列的示意性电路图。

图5为根据一实施例的半导体构造的一部分的图解横截面图。图5还显示所述横截面的组件中的一些组件的示意性电路图。

图6为根据一实施例的半导体构造的一部分的图解横截面图。图6还显示所述横截面的组件中的一些组件的示意性电路图。

具体实施方式

在一些实施例中，交叉点存储器单元经形成以包含二极管。所述二极管可经配置以使电流能够传递到所述存储器单元的一部分或从所述存储器单元的一部分传递，同时也减轻且可能地防止邻近装置之间的串扰。所述二极管可含有经堆叠的薄电介质膜，其中所述电介质膜经带结构设计以实现针对特定存储器单元的经修整二极管性质。

利用用于二极管的经堆叠电介质材料而不利用常规基于硅的n-p结二极管可为有利的。常规基于硅的结二极管可相对于带隙、Shockley-Read-Hall(SRH)产生及重组速率、有效掺杂浓度、注入速度、载流子寿命及击穿强度(或其它高场性质，例如离子化速率等)而受限。

交叉点存储器单元可布置成垂直堆叠。存储器单元的堆叠可大致减少归因于个别存储器单元的占用面积耗用。举例来说，如果将两个4F²的存储器单元堆叠使得一者位于另一者正上方，那么每一存储器单元所耗用的半导体占用面积量有效地减半使得个别存储器单元实质上仅耗用2F²的半导体占用面积。有效占用面积耗用的减少与经垂直堆叠的存储器单元的数目成比例地增加。因此，可通过垂直堆叠存储器单元阵列的存储器单元中的至少一些存储器单元来实现集成的显著进步。

经堆叠的存储器单元可用作非易失性存储器且可对应于单级单元(SLC)或多级单元(MLC)。此非易失性存储器可并入到NAND存储器阵列中。在其中形成经多重堆叠的多级单元(MS-MLC)的实施例中，存储器可证明为尤其低成本、高性能且高密度。可通过多层级互连件路由经堆叠的单元。

在一些实施例中，利用低温沉积过程且借助甚少(如果有的话)高温掺杂剂活化步骤在硅衬底上方实施存储器单元的制作。避免高温处理可减轻对集成电路装置的热致损坏。此外，有希望用作交叉点存储器单元中的存储器元件的材料中的许多材料(举例来说，Ge₂Se₂Te₅及其它硫族化物、各种金属氧化物等)缺乏高温稳定性。

参考图1到14描述实例性实施例。

参考图1，其图解说明二极管构造的片段2。所述片段包括基底12及位于基底12上方的二极管26。

基底12可包括半导体材料，且在一些实施例中可包括单晶硅、基本上由单晶硅组成或由单晶硅组成。所述基底可称作半导体衬底。术语“半导电衬底”、“半导体构造”及“半导体衬底”意指包括半导电材料的任一构造，所述半导电材料包含(但并不限于)：块体半导电材料，例如半导电晶片(单独地或在包括其它材料的组合件中)；及半导电材料层(单独地或在包括其它材料的组合件中)。术语“衬底”指代任一支撑结构，包含(但并不限于)上文所描述的半导电衬底。

虽然将基底12显示为同质的，但在一些实施例中其可包括众多层。举例来说，基底12可对应于含有与集成电路制作相关联的一个或一个以上层的半导体衬底。在所述实施例中，所述层可对应于金属互连件层、势垒层、扩散层、绝缘体层等中的一者或一者以上。在一些实施例中，所述基底的最上区域可包括电绝缘材料使得二极管26的导电层直接抵靠在此绝缘材料上。在一些实施例中，基底12可包括绝缘体上半导体(SOI)构造。