[发明专利]使用一时钟缓冲器及多个触发器的功率节省电路

说明书

相关申请案的交叉参照

本PCT专利申请案的优先权依赖于在2008年5月27日提出申请的序列号为61/056,195的美国临时专利申请案，所述美国临时专利申请案的内容以引用的方式并入本文中。

技术领域

本发明涉及经设计以在操作期间节约功率的电路结构。更具体来说，本发明涉及依赖于多个触发器来节约功率的电路设计。

背景技术

触发器为常见的电子电路元件。通常，典型的单一触发器包含一个内部时钟缓冲器。内部时钟缓冲器通常包含两个反相器。内部时钟缓冲器通常驱动四个开关。

在传统的电路设计中，两个反相器的大小相当大以确保触发器满足对特定电路的性能要求。

使用大时钟反相器的一个优点在于电路设计者可实现电路的受驱动能力的显著增加。此外，大时钟反相器可增加电路速度。

遗憾地，这些优点被与大时钟反相器的使用相关联的至少一个缺点抵消。具体来说，大时钟反相器增加电路的功率，且此对于整体系统实施方案来说可为显著的。在其中将要最小化功率消耗的电路中，此可呈现对传统触发器电路的实际实施方案的障碍。

发明内容

因此，本发明的一个方面是提供一种并入有多个触发器的电路设计，其中使功率消耗更高效。

换句话说，本发明提供一种并入有若干触发器但也不包含消耗不合意的功率量的大时钟反相器的电路设计。

附图说明

将结合数个图来描述本发明，图中：

图1是典型触发器的电路示意图；

图2是根据本发明的基于触发器的电路设计的第一实施例的电路示意图；且

图3根据本发明的基于触发器的电路设计的第二实施例的电路示意图。

具体实施方式

现在将结合本发明的随附图式来描述本发明的数个实施例。如所属领域的技术人员应立即明了，存在所列举实施例的可采用的众多变化及等效形式，此并不背离本发明的范围。本发明打算涵盖所属领域的技术人员在阅读及理解本发明之后即可了解的任何变化及等效形式。

图1图解说明所属领域的技术人员已知的电路10的设计的一个典型的示意图。具体来说，电路10代表典型的触发器。

如图1中所图解说明，电路10包含时钟缓冲器12及触发器14。如下文更详细地论述，时钟缓冲器12产生用于触发器14的时钟信号。

时钟缓冲器12包含彼此串联连接的两个反相器16、18。反相器16接收外部时钟信号CK。反相器16接着操纵时钟信号CK以产生时钟信号CKi，此遵循两条路径。在第一路径中，时钟信号CKi提供到反相器18。在第二路径中，时钟信号CKi提供到两个开关20、26。响应于接收到时钟信号CKi，反相器18修改时钟信号CKi并产生时钟信号CKi。时钟信号CKi提供到两个开关22、24。

如图1中所显示，外部数据D连同时钟信号CK为触发器电路10的输入。如图所示，数据D提供到电路10内的触发器14。来自触发器14及还有电路10的输出数据由字母“Q”表示。

如图1中所显示，数据D穿过开关20传递到反相器28。反相器28产生采取两个可能路线中的一者的经变换数据信号D1。在第一路线中，数据D1继续进行到反相器30。在反相器30处，将数据D1变换成数据D2，其中数据D2在开关22之后于在反相器28的上游但在开关20的下游的点处重新加入数据流且变为到反相器28的输入。

也如图1中所显示，数据D1继续进行到开关24。从开关24，数据D1传递到反相器32，其中将数据D1变换成数据Q。在一个路径中，数据Q从触发器14且因此从电路10退出。在另一路径中，数据Q被引导到反相器34，其中将数据Q变换成数据D3。数据D3接着传递穿过开关26，其中数据D3在开关24之后重新进入数据串流。如图所示，数据D3于在开关24之后但在反相器32之前的点处加入数据串流。

如上文所提及，此触发器方法的一个优点在于时钟反相器16、18可经供电使得存在触发器电路10的显著增益以及还有显著速度。触发器电路10的此实施方案的缺点在于时钟反相器16、18为大的且因此消耗触发器电路10的相应地大的功率量。