[发明专利]场效应半导体装置及其制造方法

说明书

技术领域

本发明涉及带有用于阻止施加反向电压时的导通的肖特基结的IGFET(绝缘栅场效应晶体管)，或者与此类似的场效应半导体装置及其制造方法。

背景技术

电流容量大的IGFET作为电路的开关等使用。典型的IGFET的源电极欧姆接触于源极区域并且也欧姆接触于主体区域(基极区域)。因此，在漏电极与源电极之间，除了通过主体区域的沟道的电流通路以外，还产生通过基于漏极区域与基体区域之间的PN结的寄生二极管、体二极管或者内藏二极管的电流通路。在IGFET为N沟道型的情况下，在漏电极的电位比源电极的电位高时，上述寄生二极管成为反偏压状态，不形成通过其的电流通路。但是，在使用IGFET的电路的要求下，漏电极的电位比源电极的电位低。此时寄生二极管成为正偏压状态，电流流过这里。将这样的IGFET作为反演电路(DC-AC变换电路)的开关使用时，可通过寄生二极管流通再生电流，因而是合适的。

但是，也有要求阻止流通寄生二极管的电流的电路。已知为了响应该要求而将具有与寄生二极管的极性(方向)相反的极性(方向)的外部二极管串连连接于IGFET。该外部二极管作为逆流阻止二极管而起作用，因此在漏电极的电位比源电极的电位低时阻止电流流过IGFET。但是，如果在与IGFET相同的半导体基板上形成外部二极管，则半导体基板的尺寸必然变大，而且半导体装置成本变高。另外，如果在与IGFET不同的半导体基板上形成外部二极管，组合IGFET和外部二极管的电路变得大型且成本高。另外，由于外部二极管中流通与IGFET相同的电流，在此产生电力损失。另外，在将外部二极管串连连接于IGFET的情况下，在漏电极的电位比源电极的电位低时，即将反向电压施加于IGFET时不能控制IGFET的电流。

为了解决由上述外部二极管产生的问题，特开平7-15009号公报(专利文献1)公开了使源电极与主体区域肖特基接触的平面结构的IGFET。图1显示了根据专利文献1的技术思想的平面结构的IGFET，图2显示了图1的IGFET的等价电路。

图1的平面结构的IGFET具有硅半导体基板1、漏电极2、源电极3、栅电极4和栅绝缘膜5。半导体基体1包含由N⁺型半导体构成的高杂质浓度的第一漏极区域6、由N^-型半导体构成的低杂质浓度的第二漏极区域(或者漂移区域)7、由P型半导体构成的高杂质浓度的第一主体区域(或者基极区域)8、由P^-型半导体构成的低杂质浓度的第二主体区域(或者基极区域)9和由N⁺型半导体构成的高杂质浓度的源极区域10，并具有彼此相对的第一及第二主面1a、1b。漏电极2在第二主面1b欧姆(低电阻)接触于第一漏极区域6，源电极3在第一主面1a欧姆接触于N⁺型的源极区域10并且肖特基接触于P^-型的第二主体区域9。栅电极4隔着栅绝缘膜5与P型的第一主体区域8及P^-型的第二主体区域9相对。

如果以图1的漏电极2的电位高于源电极3的电位的形式在漏·源间施加电压且在栅电极4与源电极3之间施加可导通IGFET的电压，则如图1中以虚线所示，在第一主体区域8和第二主体区域9的表面形成N型沟道11，以漏电极2、第一漏极区域6、第二漏极区域7、沟道11、N⁺型源极区域10及源电极3的路径流通漏电流。

如图2的等价电路所示，图1的IGFET除了FET开关Q1以外，还具有第一及第二PN结二极管D1、D2和肖特基势垒二极管D3。第一二极管D1是基于N^-型的第二漏极区域7和P型的第一主体区域8之间的PN结的寄生(内藏)二极管，第二PN结二极管D2是基于P^-型的第二主体区域9和N⁺型源极区域10之间的PN结的寄生(内藏)二极管。肖特基势垒二极管D3是基于源电极3和P^-型的第二主体区域9之间的肖特基结的二极管。第一PN结二极管D1在漏电极2的电位高于源电极3的电位时具有反偏压的极性，对于FET开关Q1进行反并联连接。第二PN结二极管D2具有与第一PN结二极管D1相反的极性并串连连接第一PN结二极管D1。在没有肖特基势垒二极管D3的以往典型的IGFET中，肖特基势垒二极管D3的部分为短路状态，因此第二PN结二极管D2没有任何的功能，没有显示于等价电路。肖特基势垒二极管D3具有与第一PN结二极管D1相反的极性，并且串连连接于第一PN结二极管D1，并联连接于第二PN结二极管D2。