[发明专利]功率场效应晶体管

说明书

技术领域

本发明一般地提供了一种高电流密度功率场效应晶体管。

本发明涉及通过不同类型半导体器件的垂直集成而制成的基于沟槽的高电流密度功率半导体结构。其在高电流下的低正向电压和导通电阻特性使得该常关型器件能够被用作DC-DC转换应用中的同步整流晶体管。

背景技术

功率MOSFET(金属氧化物半导体场效应晶体管)包括在模拟和数字电路两种应用中用作节能开关的最有效的场效应晶体管之一。

一般采用与平面结构相反的垂直结构来构造基于沟槽的功率MOSFET。垂直结构使得该晶体管能够承受高截止电压和高电流。类似地，采用垂直结构，部件面积和有效器件密度大致与其能承受的作为器件“导通”特性的电流成比例，并且硅漂移部件(drift component)厚度与作为器件“截止”特性的击穿电压成正比。基于沟槽的功率MOSFET器件的最显著优点之一是它的低反向漏电流下的更低的导通电阻(Rdson)。

作为DC-DC转换中的关键应用之一，在使功率MOSFET器件的p-n体二极管处在续流模式下而将该功率MOSFET器件用作同步整流晶体管时还具有另一优点。在传统功率MOSFET中使用p-n体二极管起到反向电压截止的作用。然而，在续流模式下来自p-n体二极管的反向恢复对DC-DC转换的总开关效率有不利影响。

通常有两种公知的方案来减小反向恢复效应：1)使用将与功率MOSFET共同封装的外部肖特基半导体器件；或者2)以单片的方式在MOSFET中集成一个集总肖特基二极管来将寄生体二极管旁路。除了这两种方法，传统上还采用载流子寿命控制技术，比如使用电子或质子辐射。这些技术已被证明可以成功减小体二极管的反向恢复电荷Qrr。

然而，所有这些方案都有其自身的缺点。例如，外部肖特基的方式会导致高电感，因此引起总开关效率改善的减小。另一方面，单片集成的肖特基的方式对以下两个方面进行了折衷：一是由于一定百分比的硅区域不得不分配来进行肖特基集成从而导致用于导通电阻的硅固定占用面积减小，二是小的集成肖特基面积同样限制了电流容量和降低正向电压的优点。由于辐射引起的损坏，上述的辐射方式会导致阈值电压、漏电流和击穿电压的重大改变。从工艺和产品复杂性的观点来看，所有这些方案在经济上都不科学，因为需要增加额外的工艺步骤，比如在制造器件时增加了更多的掩膜层。

在2003年，Cheng等人(Xu Cheng，Johnny K.Sin，Baowei Kang，Chuguang Feng，Yu Wu和Xingming Liu，发表物为IEEE Transactions on electron devices，Vol.50，No.5，(2003).P1422)公开了一个新器件结构，其在高电压VDMOSFET中使用单元分布式(cell-distributed)肖特基触点来实现快速反向恢复体二极管。实验结果示出体二极管的反向恢复电荷有50％的下降，并且体二极管的软化系数有50％的增加。两种结构都被设计来在每个活动单元中制作“固有”肖特基二极管。换句话说，肖特基二极管和活动MOSFET分享相同间距(pitch)。由于工艺控制的关系，在每个活动单元中增加肖特基二极管限制了进一步缩小间距机会的可能性，缩小间距是减小低电压应用中功率器件导通电阻的重要趋势。该方式在对用于降低Rdson的间距减小不敏感(因为大多数导通电阻部件来自于高电压应用的漂移区域)的高电压DMOS器件(例如＞500V)中提供了明显优势。然而，在低电压应用中，不应通过在活动单元中增加肖特基器件来限制间距减小。否则，增大间距会使导通电阻变高。面临的挑战是如何将肖特基二极管集成在功率器件中而不会影响低电压器件应用中的导通电阻。