[发明专利]用PCI高速标记字段传递信息

说明书

发明领域

本发明涉及计算领域。更具体而言，本发明涉及PCI高速(PCI Express)总线通信。

背景技术

PCI高速总线设备典型地实现多个功能。这些功能通常彼此独立地操作。即使在单功能设备中，也可存在共用一个PCI高速功能的诸多后端实体。当对PCI高速系统进行故障检测时，经常很难或者不可能将PCI存储器写分组向后关联到发出写入请求的功能或者后端实体。这是因为该分组中仅有的识别信息为目标地址。因此，除非存储器写分组的目标地址对于始发功能或者后端实体是唯一的，否则没有用于发现发送实体的已知解决方案。

因此需要至少部分克服诸如那些上述限制的系统。

发明内容

上述和其他需求通过一种用于确定针对由PCI高速总线设备的后端实体发出的PCI高速总线命令何时发送完所有数据的方法来满足，该方法包括：设置PCI高速总线分组的PCI高速总线分组首部标记字段，以指示首创PCI高速总线命令的后端实体以及该PCI高速总线分组是否为该PCI高速总线命令的最后一个分组，然后检验该PCI高速总线分组的PCI高速总线分组首部标记字段以确定该PCI高速总线分组是否为该PCI高速总线命令的最后一个分组。

以此方式，检验首部标记字段的设备可确定哪个后端设备已首创该分组，以及该分组是否包括该命令的最后一部分，除此之外在PCI高速总线分组中不使用该设备。

在各个实施例中，后端实体设置PCI高速总线分组首部标记字段。在一些实施例中，PCI高速总线核或者总线分析器中的至少一个检验PCI高速总线分组首部标记字段。

附图简述

通过参考结合附图一起考虑时的具体描述，本发明的进一步优势变得显而易见，这些附图没有按照比例绘制以更清楚地示出细节，其中贯穿若干视图用类似附图标记指示类似元件，且其中：

图1为PCI高速存储器写分组的格式的现有技术描绘。

图2为根据本发明一实施例的PCI高速设备的框图。

具体描述

现在参考图1，描绘了PCI高速存储器写请求分组的格式的现有技术表示。PCI高速基本规范修改版2.0(PCI Express Base Specification Revision 2.0)规定存储器写请求分组的8位标记字段未定义且可包括任意值。PCI高速设备通常将此字段置零。本发明的各个实施例利用该未定义标记字段来传递有用信息。

现在参考图2，描绘了具有多个后端实体12的典型的PCI高速设备10。后端实体12通过仲裁器14向PCI高速核16发送命令。各个后端实体12可向PCI高速核16发出多个命令。后端实体12各自指定命令标记、命令类型、命令长度、命令地址、以及后端识别。该命令长度可比最大PCI高速有效载荷大小或者读请求大小大得多。在这种情况下，PCI高速核16将命令分解成多个PCI高速请求分组。

如图1所描绘地，命令标记与PCI高速分组首部中的标记字段不相关。当PCI高速核16完成命令时，其通过将命令标记(图2中标示为完成标记(Compltn Tag))和完成标志(图2中标示为完成(Completion))返回至首创该命令的后端实体12来指示该事实。

本发明的各个实施例取决于由固件控制的寄存器允许将存储器写分组的PCI高速分组首部标记字段设置成以下三个给定值的任一个：

{命令的最后一个分组，后端ID}，

{命令标记(CmdTag)}，以及

{命令的最后一个分组，命令标记(CmdTag)的3个最低有效位，后端ID(4位)}

对于确定针对由后端实体12所发出的命令何时发送完所有数据而言，命令的最后一个分组的指示非常有用。

本发明诸实施例的应用使得将PCI高速存储器写分组向后关联到后端实体12和由后端实体12所发出的IO命令变得可行。这对实时系统的故障检测或者对模拟环境中的记分(scoreboarding)非常有用。记分是在测试中从设备中的一个位置移动到另一个位置的数据的自动检验。

模拟环境记分大大简化，从而提供用于简单地通过检查分组的首部中所指定的标记，确定所接收的PCI高速存储器写分组的后端实体12或者命令标记的手段。