[发明专利]用于模数转换器的前端采样技术

权利要求书

1.一种流水线式模数转换器(ADC)中的前端ADC级，包括：

乘法数模转换器(MDAC)，所述MDAC包括：

第一差分输入；

第二差分输入；

耦合在第一差分输入和第二差分输入之间的第一开关；

耦合至第一开关、模拟输入信号的第一差分分量的第一输入电容器；以及

耦合至第一开关、模拟输入信号的第二差分分量的第二输入电容器；以及

快闪式比较器，所述快闪式比较器包括：

第三差分输入；

第四差分输入；

耦合在第三差分输入和第四差分输入之间的第二开关；

耦合至第二开关和所述模拟输入信号的第一差分分量的第三输入电容器；

耦合至第二开关和模拟输入信号的第二差分分量的第四输入电容器；

耦合至第一基准电压和第三输入电容器的第三开关；以及

耦合至第二基准电压和第四输入电容器的第四开关，其中所述快闪式比较器的输出耦合至所述MDAC。

2.如权利要求1所述的前端ADC级，其中第一时钟信号控制第二开关、第三开关和第四开关，第二时钟信号控制第一开关。

3.如权利要求2所述的前端ADC级，其中第一时钟信号和第二时钟信号为无重叠、互补时钟。

4.如权利要求2所述的前端ADC级，其中第二时钟信号控制所述快闪式比较器的锁存。

5.如权利要求1所述的前端ADC级，其中所述快闪式比较器的带宽一阶近似于所述MDAC的带宽。

6.如权利要求1所述的前端ADC级，其中在所述快闪式比较器内的再生节点处将所述模拟输入信号采样为连续时间信号。

7.如权利要求1所述的前端ADC级，其中：

第一开关在第二时钟信号的上半周期期间断开而在第二时钟信号的下半周期期间闭合；以及

第二开关、第三开关和第四开关在第一时钟信号的上半周期期间闭合而在第一时钟信号的下半周期期间断开。

8.如权利要求7所述的前端ADC级，其中在第一时钟信号的上半周期期间，第一基准电压存储在第三输入电容器中，第二基准电压存储在第四输入电容器中。

9.如权利要求8所述的前端ADC级，其中在第二时钟信号的下半周期期间，模拟输入信号的第一分量的缩放版本被施加给第三差分输入，模拟输入信号的第二分量的缩放版本被施加给第四差分输入。

10.如权利要求9所述的前端ADC级，其中在第二时钟信号的下半周期期间，在所述快闪式比较器的再生节点处对模拟输入信号的第一分量和第二分量的缩放版本进行采样。

11.如权利要求10所述的前端ADC级，其中所述模拟输入信号的第一分量和第二分量的缩放版本中的每一个为连续时间信号。

12.一种在流水线式模数转换器(ADC)中的前端ADC级内对模拟输入信号进行采样的方法，包括：

在第一阶段期间：

激活被耦合在快闪式比较器的第一差分输入和第二差分输入之间的第一开关；

激活被耦合在第一基准电压和所述快闪式比较器的第一差分输入之间的第二开关，以将耦合在第二开关和所述快闪式比较器的第一差分输入之间的第一输入电容器充电至第一基准电压；以及

激活被耦合在第二基准电压和所述快闪式比较器的第二差分输入之间的第三开关以将耦合在第三开关和所述快闪式比较器的第二差分输入之间的第二输入电容器充电至第二基准电压；

在第二阶段期间：

去激活第一开关、第二开关和第三开关；

激活被耦合在乘法数模转换器(MDAC)的第一差分输入和第二差分输入之间的第四开关；以及

将差分模拟输入信号作为连续时间信号提供给所述快闪式比较器的差分输入。

13.如权利要求12所述的方法，进一步包括，在第二阶段期间，锁存快闪式比较器以在快闪式比较器内的再生节点处对所述差分模拟输入信号进行采样。

14.如权利要求12所述的方法，其中激活第四开关进一步包括在所述MDAC的第一输入电容器上对所述差分模拟输入信号的第一分量进行采样并且在所述MDAC的第二输入电容器上对所述差分模拟输入信号的第二分量进行采样。