[发明专利]通过使用正型光刻胶进行二次图案化而制造高密度柱结构的方法有效

专利信息
申请号: 200980125068.X 申请日: 2009-06-25
公开(公告)号: CN102077346A 公开(公告)日: 2011-05-25
发明(设计)人: R·E·舒尔雷恩;S·雷迪根 申请(专利权)人: 桑迪士克3D公司
主分类号: H01L27/10 分类号: H01L27/10;H01L27/102;H01L27/24;H01L21/033
代理公司: 北京纪凯知识产权代理有限公司 11245 代理人: 赵蓉民
地址: 美国加利*** 国省代码: 美国;US
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 通过 使用 光刻 进行 二次 图案 制造 高密度 结构 方法
【说明书】:

相关专利申请的交叉引用

本申请要求在2008年6月30日提交的美国专利申请12/216,108的权益,其通过引用整体并入本文。

技术领域

本发明一般涉及制作半导体器件的方法,并且更具体地涉及制作半导体柱结构的方法。

背景技术

由半导体材料制成的器件被用于产生电学部件和系统中的存储器电路。因为数据和指令集被存储于其中,所以存储器电路是这种器件的基础。最大化这种电路上单位面积内的存储器元件的数目将最小化它们的成本并且因此其在这种电路的设计中是主要动因。

随着在半导体晶片上形成的结构的尺寸减小,当前可用来制造这些器件的工具达到它们的极限。例如,当前可用的193纳米的浸入工具将不能制造间距小于约80nm(即半间距小于约40nm)的结构。为了制造比通过当前可用工具制作的特征更小的特征,必须使用更加复杂的工艺。这种工艺之一是二次曝光/二次图案化技术。另一种是使用侧壁间隔件(spacer),该侧壁间隔件被形成在样板图案上并且随后样板图案被移除。然后侧壁间隔件在一个或多个底层膜(underlying film)的蚀刻期间被用作掩模。

对于简单的一维规则线-间隙图案,这两种技术均具有将光刻产生的间距一分为二的效果。以此方式,给定光刻工具的分辨能力被扩展。

然而,对于规则间隔柱的二维图案,二次图案化方案将间距扩展到其倍。侧壁间隔件方法在此不能使用,因为这种方法将产生规则间隔的圆柱环形而不是实心柱。

发明内容

一种制作半导体器件的方法包括:在下层之上形成第一光刻胶层;将第一光刻胶层图案化为第一光刻胶图案,其中第一光刻胶图案包括位于下层之上的多个间隔开的第一光刻胶特征;以及使用第一光刻胶图案作为掩模蚀刻下层以形成多个第一间隔开的特征。该方法进一步包括:移除第一光刻胶图案;在多个第一间隔开的特征之上形成第二光刻胶层;以及将第二光刻胶层图案化为第二光刻胶图案,其中第二光刻胶图案包括覆盖多个第一间隔开的特征的边缘部分的多个第二光刻胶特征。该方法还包括使用第二光刻胶图案作为掩模蚀刻多个第一间隔开的特征的暴露部分,从而多个第一间隔开的特征的多个间隔开的边缘部分保持不变,并且该方法还包括移除第二光刻胶图案。

一种非易失性存储器器件包括在第一方向上延伸的多个多个字线、在第二方向上延伸的多个位线以及多个柱状非易失性存储器单元,这些柱状非易失性存储器单元具有不规则的椭圆截面形状并且位于字线和位线之间。多个字线包括一组第一字线和一组第二字线。每个第一字线位于两个第二字线之间,并且第一方向与第二方向相差约60度。每个第一字线电接触的存储器单元的数量是每个第二字线电接触的存储器单元的数量的二倍。

附图说明

图1是非易失性存储器单元的透视图。

图2是图1的存储器单元阵列的透视图。

图3A至3D是图示说明通过消减方法形成导轨的工艺步骤的截面侧视图。

图4A至4D是图示说明通过镶嵌方法形成导轨的工艺步骤的截面侧视图。

图5是在柱状结构形成之前的器件层的截面侧视图。

图6B、7A、7B、8A、8B、9A、9B、9C、10、11A和12A是根据本发明的实施例制作器件阵列的工艺步骤的截面侧视图并且图6A、8C、9D、11B和12B是顶视图。

图13、14、15、16和17是根据本发明的可替代实施例制作器件的工艺步骤的顶视图。

具体实施方式

本发明人认识到,如果第一光刻胶图案被用作掩模来图案化多个第一间隔开的特征,且随后在这些第一间隔开的特征上形成第二光刻胶图案,使得第二光刻胶图案仅覆盖第一间隔开的特征的边缘部分,则可以通过二次图案化方法来形成高密度柱阵列。然后使用第二光刻胶图案作为掩模来图案化第一间隔开的特征,以留下多个第一间隔开的特征的多个间隔开的边缘部分。二次图案化的边缘部分在尺寸上比第一间隔开的特征更小并且可包括密集柱阵列或者被用作掩模层来图案化密集底部柱阵列。

例如,一个或更多个器件层首先被形成在基底上。可使用任何适当的基底,例如半导体晶片(包括硅晶片或复合半导体晶片)或金属基底、玻璃基底、陶瓷基底或塑料基底。该基底可被一个或更多个绝缘层和/或一个或更多个器件(例如可形成在基底上或基底中的驱动器电路)覆盖。器件层可包括半导体器件的半导体层、形成电极的一个或更多个导电层和/或用于隔离器件的半导体部分或导电部分的绝缘层。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于桑迪士克3D公司,未经桑迪士克3D公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/200980125068.X/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top