[发明专利]存储器模块以及存储器用辅助模块

权利要求书

1.一种存储器模块，具备：

存储器，其具有多个存储体，上述多个存储体分别具备矩阵状排列的多个存储器单元，上述存储器根据所输入的规定的比特数的存储体地址、规定的比特数的行地址、规定的比特数的列地址来确定成为访问对象的存储器单元；以及

地址生成电路，其在(i)从存储器控制器分别输出的存储体地址、行地址、列地址的各比特数的总和与为了确定上述成为访问对象的存储器单元而分别使用的存储体地址、行地址、列地址的各比特数的总和相等，并且，(ii)从上述存储器控制器输出的行地址的比特数比为了确定上述成为访问对象的存储器单元而使用的行地址的比特数多1比特，并且，(iii)从上述存储器控制器输出的存储体地址的比特数比为了确定上述成为访问对象的存储器单元而使用的存储体地址的比特数少1比特时，使用从上述存储器控制器输出的行地址的最上位比特来生成对于确定上述成为访问对象的存储器单元来说所缺少的存储体地址的最上位比特，并将生成的该存储体地址的最上位比特输出到上述存储器。

2.根据权利要求1所述的存储器模块，其特征在于，

上述地址生成电路具备：

寄存器，其临时存储从上述存储器控制器输出的行地址的最上位比特；

输出选择部，其将从上述存储器控制器输出的行地址的最上位比特或者上述寄存器所存储的行地址的最上位比特作为对于确定上述成为访问对象的存储器单元来说所缺少的存储体地址的最上位比特并输出到上述存储器；以及

命令分析部，其根据从上述存储器控制器输出的行地址选通信号、列地址选通信号以及写使能信号，对用于指定针对上述存储器的访问方法的命令进行分析，将分析后的该命令输出到上述寄存器以及上述输出选择部，

其中，上述寄存器根据从上述命令分析部输入的命令来对上述行地址的最上位比特进行存储以及重置，

上述输出选择部根据从上述命令分析部输入的命令来输出从上述存储器控制器输出的行地址的最上位比特或者上述寄存器中所存储的行地址的最上位比特。

3.一种存储器模块，具备：

存储器，其具有多个存储体，上述多个存储体分别具备矩阵状排列的多个存储器单元，上述存储器根据所输入的规定的比特数的存储体地址、规定的比特数的行地址、规定的比特数的列地址来确定成为访问对象的存储器单元；以及

地址生成电路，其在(i)从存储器控制器分别输出的存储体地址、行地址、列地址的各比特数的总和与为了确定上述成为访问对象的存储器单元而分别使用的存储体地址、行地址、列地址的各比特数的总和相等，并且，(ii)从上述存储器控制器输出的行地址的比特数比为了确定上述成为访问对象的存储器单元而使用的行地址的比特数多1比特，并且，(iii)从上述存储器控制器输出的列地址的比特数比为了确定上述成为访问对象的存储器单元而使用的列地址的比特数少1比特时，使用从上述存储器控制器输出的行地址的最上位比特来生成对于确定上述成为访问对象的存储器单元来说所缺少的列地址的最上位比特，并将生成的该列地址的最上位比特输出到上述存储器。

4.根据权利要求3所述的存储器模块，其特征在于，

上述地址生成电路具备：

寄存器，其临时存储从上述存储器控制器输出的行地址的最上位比特；

输出选择部，其将从上述存储器控制器输出的行地址的最上位比特或者上述寄存器所存储的行地址的最上位比特作为对于确定上述成为访问对象的存储器单元来说所缺少的列地址的最上位比特并输出到上述存储器；以及

命令分析部，其根据从上述存储器控制器输出的行地址选通信号、列地址选通信号以及写使能信号，对用于指定针对上述存储器的访问方法的命令进行分析，将分析后的该命令输出到上述寄存器以及上述输出选择部，

上述寄存器根据从上述命令分析部输入的命令来对上述行地址的最上位比特进行存储以及重置，

上述输出选择部根据从上述命令分析部输入的命令来输出从上述存储器控制器输出的行地址的最上位比特或者上述寄存器中所存储的行地址的最上位比特。

5.根据权利要求2或4所述的存储器模块，其特征在于，

上述寄存器在从上述存储器控制器输出的片选信号的下降沿确定从上述命令分析部输入的命令。

6.根据权利要求2或4所述的存储器模块，其特征在于，

上述寄存器在从上述存储器控制器输出的时钟信号的上升沿确定从上述命令分析部输入的命令。