[发明专利]多模式存储器装置和方法

说明书

技术领域

本发明的实施例涉及存储器装置，且更确切地说，在一个或一个以上实施例中涉及可在直接模式或间接模式下操作的存储器装置，在直接模式下，将常规的存储器控制信号耦合到存储器装置，在间接模式下，将命令包耦合到存储器装置。

背景技术

随着所有类型的存储器装置已演进，已在多种方面在改进存储器装置的性能上取得了持续的进展。举例来说，存储器装置的存储容量已不断以几何比例增加。这种增加的容量配合上含有存储器装置的电子系统的以几何方式增高的操作速度，已使得存储器装置的高带宽变得日益关键。例如动态随机存取存储器(DRAM)装置等存储器装置要求较高带宽的一个应用是将所述存储器装置用作计算机系统中的系统存储器。因为处理器的操作速度已提高，所以处理器能够以对应较高的速度来读取和写入数据。但是常规的DRAM装置通常不具有用于以这些较高速度来读取和写入数据的带宽，因而使常规计算机系统的性能减慢。多核处理器和多处理器计算机系统的趋势使得这个问题进一步加剧。当前估计作为高端服务器而操作的计算机系统在每4个时钟周期中有多达3个时钟周期是闲置的，因为系统存储器装置的数据带宽有限。事实上，作为系统存储器而操作的DRAM装置的有限带宽可能使计算机系统的性能降低到低达其原本能够实现的性能的10％。

人们已进行了各种尝试来增加存储器装置的数据带宽。举例来说，已使用较宽的内部数据总线用较高带宽将数据传送到阵列或者从所述阵列传送数据。然而，这样做通常要求在存储器装置接口处使写入数据串行化和使读取数据解串行化。另一种方法是简单地将存储器装置的大小按比例放大，或者相反，使存储器装置的特征大小缩小，但出于多种原因，按比例缩放已无法跟上对较高数据带宽的需求的几何式增长。

更近些时候，还有人提出在同一封装中堆叠若干个集成电路存储器装置，但这样做可能会产生大量其它问题需要克服。可通过将经互连存储器装置的堆叠连接到上面堆叠有所述存储器装置的逻辑裸片来在很大程度上解决这些问题。逻辑裸片于是可用作向存储器装置的高速接口。然而，如果将存储器命令和地址信号放置在包中并通过高速总线将其耦合到逻辑裸片，那么可更容易地实现这种布置的增加能力的利用。但是许多计算机和其它系统被设计成使用常规存储器命令信号以及常规的行和列地址信号与存储器装置介接。通过将存储器装置堆叠在逻辑裸片上而形成的高级存储器系统因此将无法与所述系统一起使用。然而，存储器装置制造商一般想尽量使其产品供应标准化，以便减少所制造、销售等的不同存储器装置的数目。

因此，需要一种通过使用常规存储器命令和地址或通过使用含有命令和地址的包而允许借助于堆叠经互连存储器装置裸片而形成的高级存储器系统与若干系统介接的方法和系统。

附图说明

图1是包含根据本发明实施例的双模式存储器系统的计算机系统的框图。

图2是根据本发明实施例的双模式存储器系统的框图。

图3是根据本发明实施例的双模式存储器系统的更详细的框图。

图4是展示可耦合到图1、图2或图3的存储器系统或根据本发明某个其它实施例的存储器系统以用于间接操作模式的下游包的格式的包图。

图5是展示如何针对直接操作模式而修改图4的下游包的第一字段中的命令的图表。

图6是展示用于间接操作模式的图4的下游包中的命令的图表。

图7是展示可从图1、图2或图3的存储器系统或根据本发明的某个其它实施例的存储器系统耦合的上游包的格式的包图。

图8是展示用于间接操作模式的图7的上游包中的命令的图表。

具体实施方式

包含根据本发明实施例的高容量高带宽存储器装置10的计算机系统在图1中展示为通过相对较窄的高速总线14连接到处理器12，所述总线可分成下游支线和单独的上游支线(图1中未图示)。存储器装置10包含以一个在另一个顶部的方式堆叠的4个DRAM裸片20、22、24、26，其可彼此相同。虽然存储器装置10包含4个DRAM裸片20、22、24、26，但存储器装置的其它实施例使用更多或更少数目的DRAM裸片。DRAM裸片20、22、24、26与逻辑裸片30堆叠(例如，堆叠在其顶部)，逻辑裸片30充当与处理器12的接口。逻辑裸片30可实施存储器装置10中的多种功能，例如限制可在DRAM裸片20、22、24、26中实施的功能的数目。举例来说，逻辑裸片30可执行存储器管理功能，例如DRAM裸片20、22、24、26中的存储器单元的功率管理和刷新。在一些实施例中，逻辑裸片30可实施测试和/或修理能力，且可执行错误校验与校正(“ECC”)功能。