[发明专利]Ⅲ族氮化物模板和与之相关的异质结构、器件及它们的制造方法

说明书

相关申请的交叉引用

本申请要求在2008年5月6日提交的、名称为“Group III Nitride Sputtered Template for Fabricating Group III Nitride Heterostructures and Devices，and Group III Nitride Structures Including the Template”的美国临时专利申请No.61/126,680的权益，在此通过引用将该专利申请的全部内容包括在本发明当中。

技术领域

本发明总地涉及用于制造各种异质结构和微电子器件的包括III族氮化物的模板，以及基于这种模板的异质结构和微电子器件。特别地，本发明涉及一种与异质结构和微电子器件相关的、包括纳米柱模板层的模板化衬底。

背景技术

最优衬底的选择是在外延生长高质量半导体材料时考虑的关键因素。长久以来，对用于III族氮化物器件的同质外延生长的天然氮化物衬底的要求并没有得到满足。作为替代，异质衬底已被用在大部分氮化物应用中，尽管异质外延的不利后果是公知的(例如在晶格常数和热膨胀系数上的失配)。蓝宝石是在异质外延生长III族氮化物层时最常用的基底。除了蓝宝石衬底外，已集中研究了一些诸如SiC，GaAs，Si的其他衬底以及诸如LiAlO₂，MgAl₂O₄和MgO的一些氧化物衬底。

由于现有衬底的晶格失配度和热膨胀系数失配度都非常大，许多研究小组已对最优化生长做了研究以确定是否可以改善氮化物层和器件结构的性能，尤其是关于结构缺陷和残余应变方面。已提出并证实数个生长方法可以引起晶体质量和器件性能上的显著改善。这些生长方法大体可以分为三大类：(i)多步缓冲，(ii)界面结构复杂的模板(图案复杂的结构)和(iii)不同化合物材料的模板层。

多步缓冲或低温(LT)缓冲基本上包括一个低温(LT)形核层和在较高温度下沉积的单晶层，其中低温(LT)形核层在加热到较高温度(HT)过程中再结晶。也就是，低温下在底下的异质衬底上生长形核层，然后在较高生长温度下沉积单晶层。随后在这两步缓冲层结构上沉积器件结构。有许多不同类型的LT缓冲。它们在材料的类型(GaN，AlN，AlGaN)上、三元合金的组分上、厚度上以及在所采用的具体生长条件上不同。此外，成对的缓冲层(LT形核-HT单晶)的数量可以从一个到多个。在第二对、第三对等之内的LT层通常称为LT中间层。这些方法已被证实可以改善氮化物层的总体质量。已实现无裂缝和凹陷、无柱状结构的具有反射面的层，位错密度和本底载流子浓度明显减少，载流子迁移率显著增加，发光性能明显提高。低温缓冲对主要层的性能影响可以简单解释为该缓冲在后续高温氮化物层内引起缺陷富集区。在这个约50nm的缺陷区域内，结构缺陷被横向生长迅速复合，并且在顶部形成高质量的外延层。已对不同类型的LT缓冲进行了优化用以在商业化大批量生产中针对不同器件的应用。

已经提出了界面结构复杂的模板，其主要目的是进一步降低位错密度并改善器件性能。制造这些模板需要多个技术工艺步骤，包括形成具有不同形状(带状、六边形、椭圆形开口)、不同周期和不同厚度的图案。这些图案由自身通过采用LT缓冲技术生长的单晶薄层形成。随后，该单晶层通过沉积在单晶层顶部的不同材料(SiO₂、W、SiN)的掩模被选择性刻蚀。有许多方法对于本领域技术人员来说为公知，包括外延横向过生长(ELOG)、选区过生长(SAOG)、悬挂外延等。这些生长技术已被证实在降低位错密度上非常有效，尤其在一些以横向生长模式为主导的区域内。然而同时，在聚结发生的其他区域内形成了更多缺陷(例如不同类型的位错和空位)。而且已经发现，由于增加的杂质掺入，低缺陷密度区域的导电性很高。然而，低缺陷密度区域可以制造出性能显著改善的器件，并且目前被广泛使用在某些类型的氮化物器件的半导体制造中。但这些技术十分复杂、耗时长并且成本高。