[发明专利]固态存储装置中的数据收集及压缩

说明书

技术领域

本发明一般来说涉及存储器装置，且在特定实施例中本发明涉及非易失性存储器装置。

背景技术

在计算机或其它电子装置中存储器装置可包括内部半导体集成电路。存在许多不同类型的存储器，其包括随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、静态RAM(SRAM)、同步动态随机存取存储器(SDRAM)及快闪存储器。

快闪存储器装置已发展为用于宽广范围的电子应用的非易失性存储器的普遍源。快闪存储器装置通常使用允许高存储器密度、高可靠性及低功率消耗的单一晶体管存储器单元。快闪存储器的常见用途包括个人计算机、个人数字助理(PDA)、数码相机及蜂窝式电话。例如基本输入/输出系统(BIOS)等程序码及系统数据通常存储于快闪存储器装置中以供在个人计算机系统中使用。

快闪存储器装置的一个缺点是，由于用于编程的物理过程，其通常仅正确操作有限数量的擦除/编程循环。大多数快闪存储器装置可操作100k擦除/编程循环。

另一缺点是与其它存储器技术相比存储每一位的成本相对高。因此，需要改善对快闪存储器阵列中的存储器单元的管理以有效率地尽可能多的使用存储器阵列以使得存储器区域不会空着。

出于上文陈述的原因，且出于下文陈述的所属领域的技术人员在阅读及理解本说明书之后将明了的其它原因，所属技术领域中需要一种改善非易失性存储器管理的方法。

附图说明

图1显示存储器系统的一个实施例的框图，其并入有数据收集及数据压缩方法的一个实施例。

图2显示根据图1的存储器阵列的非易失性存储器阵列的一部分的一个实施例的示意图。

图3显示用于执行数据收集及数据收缩的方法的一个实施例的流程图。

图4显示用于读取经压缩数据的方法的一个实施例的流程图。

具体实施方式

在本发明的以下详细描述中，参照形成本发明的一部分且其中以图解说明的方式显示可实施本发明的具体实施例的附图。在所述图式中，在全部若干视图中相同编号描述大致类似的组件。充分详细地描述这些实施例以使所属领域的技术人员能够实施本发明。可利用其它实施例并可在不背离本发明范围的情形下做出结构、逻辑及电方面的改变。因此，不应以限制意义考虑以下详细描述，且本发明的范围仅由所附权利要求书及其等效物界定。

图1图解说明包括固态存储装置100的存储器系统120的功能性框图。固态存储装置100可以是非易失性存储器100，例如快闪存储器。固态存储装置100已被简化以着重于存储器的有助于理解本编程实施例的特征。固态存储装置100耦合到外部系统控制器110。控制器110可以是微处理器或某其它类型的控制电路。

固态存储装置100包括非易失性存储器单元阵列130，例如在图2中所图解说明且随后论述的浮动栅极存储器单元。存储器阵列130布置成成排的存取线(例如，字线行)及数据线(例如位线列)。在一个实施例中，存储器阵列130的列由存储器单元的串联串组成。如所属技术领域中所众所周知，单元到位线的连接确定阵列是NAND架构、AND架构还是NOR架构。

可将存储器阵列130组织成存储器块。存储器块的数量通常由存储器装置的大小(即，512MB、1GB)确定。在一个实施例中，每一存储器块由64个存储器单元页形成。每一页通常由2048个数据字节组成。

存储器控制电路170可包括压缩/解压缩块190/与其协作以便可压缩正被写入到阵列130的未被压缩数据及可解压缩从阵列130读取的经压缩数据。压缩/解压缩190可通过执行这些任务的硬件电路来实现。替代实施例通过固件例行程序执行压缩/解压缩190。

提供易失性存储器区域(例如，DRAM)191以暂时存储数据。控制器110使用易失性存储器来暂时存储待写入到存储器阵列130的数据，暂时存储从存储器阵列读取的数据，及存储由存储器控制电路170使用的其它数据。举例来说，如随后所描述，压缩/解压缩块190可使用易失性存储器191来存储数据。

提供地址缓冲器电路140以锁存经由I/O电路160提供的地址信号。由行解码器144及列解码器146接收并解码地址信号以存取存储器阵列130。得益于本描述，所属领域的技术人员将了解，地址输入连接的数目取决于存储器阵列130的密度及架构。也就是说，所述地址的数目随着存储器单元计数的增加及库与块计数的增加而增加。