[发明专利]测试装置

说明书

技术领域

本发明涉及一种测试源同步方式的器件的测试装置。

背景技术

包括SDRAM(Synchronous Dynamic Random Access Memory，同步动态随机存储器)在内的器件在与其他器件之间进行数据传输时采用源同步方式。在源同步方式中，发送器件输出数据信号DQ和源同步时钟信号SSCLK(称为数据选通信号DQS，以下简称为时钟信号SSCLK)。接收器件以与源同步时钟SSCLK的边沿相应的定时读入数据信号DQ的值。在该方式中，即使采用高速的工作时钟也能进行稳定的数据传输。

现有技术文献

专利文献

专利文献1：日本专利第4002811号公报

专利文献2：日本特开2005-285160号公报

发明内容

在源同步方式中，源同步时钟SSCLK与数据信号DQ的定时关系极为重要。测试源同步方式的器件的测试装置具有产生与源同步时钟SSCLK同步的选通信号，并以与选通信号的边沿相应的定时读入数据信号DQ的值的功能。另外，具有测量源同步时钟SSCLK的变化点的定时与数据信号DQ的变化点的定时的功能。通常情况下，测试装置以在被测试器件(以下称为DUT)的输出端子(称为DUT端)中数据信号DQ与源同步时钟SSCLK之间没有相位差为前提来执行上述这些测试。因此，当存在相位差时，会将该相位差视为偏斜，读入源同步时钟SSCLK与数据信号DQ的定时会产生偏差。

为了解决这样的问题，提出了生成多路选通信号，以与多个边沿相应的定时评价时钟信号和数据信号的值的方法(参见专利文献1)。

但是，当使用多路选通信号时，电路规模增大，因此当成本或尺寸存在限制时，需要采用其他方法解决上述问题。

本发明是鉴于上述情况而完成的，其某个方式例示出的目的之一在于，提供一种能够在考虑到器件端处时钟信号与数据信号的偏斜的情况下进行测试的测试装置。

本发明的一个方式涉及测试装置，其测试从源同步方式的被测试器件输出的数据信号与时钟信号。该测试装置包括：第一定时比较器，其以与第一选通信号的边沿相应的定时锁存数据信号；第一延迟元件，其使第一选通信号延迟，并输出第一延迟选通信号；第一时钟再生部，其比较第一延迟选通信号的相位和时钟信号的相位，输出调节相位使两者一致的第一基准选通信号；第三延迟元件，其使第一基准选通信号延迟，作为第一选通信号输出；第二定时比较器，其以与第二选通信号的边沿相应的定时锁存时钟信号；第二延迟元件，其使第二选通信号延迟，输出第二延迟选通信号；第二时钟再生部，其比较第二延迟选通信号的相位和时钟信号的相位，输出调节相位使两者一致的第二基准选通信号；第四延迟元件，其使第二基准选通信号延迟，作为第二选通信号输出。

根据该方式，通过使第一延迟元件～第四延迟元件的延迟量最优化，能够在测试装置内部再现在器件端处的数据信号与时钟信号的相位关系。

某一个方式的测试装置还包括偏斜测量部，其测量时钟信号和数据信号的偏斜量。第三延迟元件、第四延迟元件分别使第一基准选通信号、第二基准选通信号仅延迟测量出的偏斜量。

第一延迟元件的延迟量可以被设定为时钟信号在从被测试器件的输出端子到达第一时钟再生部的输入端子的路径的传输时间。第二延迟元件的延迟量可以被设定为时钟信号在从被测试器件的输出端子到达第二时钟再生部的输入端子的路径的传输时间。

此时，能够将测试装置中的定时的基准点设定在被测试器件的输出端。

需要说明的是，将以上的构成要素的任意组合或本发明的构成要素、表现在方法、装置等之间相互置换而得到的实施方式，作为本发明的方式也是有效的。

根据本发明，能够在测试装置内部再现器件端处的数据信号与时钟信号的相位关系。

附图说明

图1是表示实施方式的测试装置的结构的框图。

图2中的(a)～(c)分别是在没有偏斜的理想状态、存在偏斜但未进行校准的状态、存在偏斜并且经过了校准的状态下的图1的测试装置的时序图。

图3是表示第一变型例的测试装置的结构的电路图。

图4是第二变型例的测试装置的结构的电路图。

标号说明