[发明专利]AD转换装置

说明书

技术领域

本发明涉及AD转换装置。本发明尤其涉及异步方式的逐次比较型AD转换装置。本申请与下列美国申请相关联，主张来自下列美国申请的优先权。关于承认通过文献的参照编入的指定国，通过参照下列申请记载的内容而编入本申请，作为本申请的一部分。

申请号12/176,420申请日2008年7月21日

背景技术

公知的AD转换装置有异步方式的逐次比较型AD转换装置(比如，参照专利文献1及非专利文献1)。异步方式的逐次比较型AD转换装置，与时钟不同步地执行每个比特的转换处理。

专利文献

专利文献1：日本国专利申请公开公报特开平7-170185号

非专利文献

非专利文献1：Shuo-Wei Mike Chen，Robert W.Brodersen，″A 6b 600MS/s5.3mW Asynchronous ADC in 0.13μm CMOS″，ISSCC 2006DIGEST OFTECHNICAL PAPERS，February 8，2006，p.574-575，p.674

发明内容

本发明解决的技术问题为：

这里的异步方式的逐次比较型AD转换装置，具有用于检测出比较器的比较动作已结束的结束检出部。并且，异步方式的逐次比较型AD转换装置，当结束检出部检测出比较器的比较动作已结束，即转到下一个比特周期的处理。

比如，专利文献1所记载的AD转换装置，具有给予输入信号和不同的比较信号的电位差的反转电位的2个反相门和1异或非门(exclusive NORgate)(比如，参照段落0013)。异或非门在2个反相门的输出值一致时，输出表示比较已经结束的比较结束信号。

同时，比如非专利文献1记载的AD转换装置，具有进行差动动作的比较器器(如，FIG31.5.3)和NAND门(如非专利文献1的第3段落)。NAND门根据将FIG31.5.3所表示的比较器的差动输出信号(Qn，Qp)连接到正侧电位(被复位之后)，而发生表示下次的比特循环开始的就绪信号(ready signal)(第4段落)。

可是，专利文献1记载的AD转换装置，因为必须具备将不同的2个反转电位(譬如，电源电位的3/4电位及电源电位的1/4电位)作为阈值电位提供的特别的倒相门，所以电路规模变大。同时，非专利文献1记载的AD转换装置，因为比较器必须从转换结果输出至被复位为止处于处理待机状态，所以转换期间变长。

本发明采用的技术方案为：为了解决上述课题，在本发明的第1方式中，提供一种AD转换装置，是输出与模拟的输入信号对应的数字的输出数据的逐次比较型AD转换装置；包括：比特选择部，从输出数据的高位侧顺次选择转换对象比特；数据控制部，在每次选择转换对象比特时，输出用于辨别转换对象比特值的比较数据；DA转换部，输出与比较数据对应的模拟的比较信号；比较部，根据DA转换部已经输出比较信号的情况，输出输入信号和比较信号的比较结果，在输出比较结果之后被复位；结束检出部，检测出比较部输出的比较结果，并在比较部被复位之前先输出让比特选择部选择下一个转换对象比特的结束信号；输出部，输出基于比较部的比较结果决定各比特的值的输出数据。

另外，上述的发明概要，并非列举了本发明必要的特征的全部，这些特征群的辅助组合也能成为发明。

附图说明

图1，表示本实施方式的AD转换装置10的构成。

图2，表示顺序控制部34的动作流程图。

图3，表示AD转换装置10中的信号的时序图的一个例子。

图4，表示AD转换装置10在异步逐次比较处理(图2步骤S14)中的动作流程图。

图5，表示AD转换装置10的异步逐次比较处理(图2步骤S14)中的、AD转换装置10内的信号的时序图的一个例子。

图6，表示由数据控制部18进行的比较数据生成处理的一个例子。

图7，表示本实施方式的比较部26的构成的一个例子。

图8，表示本实施方式的结束检出部30的构成的一个例子。

图9，表示由图7示出结构的比较部26输出的正侧结果信号及负侧结果信号的一个例子，以及，由图8表示的结束检出部30输出的结束信号的一个例子。

图10，表示本实施方式的第1变形例涉及的AD转换装置10的构成。

图11，表示图10所表示的第1变形例涉及的AD转换装置10内的信号的时序图的一个例子。

图12，是与比较部26一起表示本实施形态的第2变形例涉及的DA转换部20的构成。