[发明专利]掩埋式非对称结ESD保护装置

说明书

发明领域

本发明一般地涉及半导体(SC)装置和集成电路(ICs)，并且更特别地，涉及用于形成ICs和其它SC及非SC装置的静电放电(ESD)保护装置的结构及方法。

背景技术

图1示出了典型的静电放电(ESD)保护装置的电流(I)相对电压(V)的传输线脉冲简化图20。当施加的电压增加时，很少量的电流流过，直到在电压Vt1处达到触发电压21。一旦触发进入操作，则ESD装置导通并且电流增加到具有电流Ih和电压Vh的维持点22。根据电压源的内部阻抗，电流和电压可以进一步增加到在电流It2和电压Vt2处的点23，超过该点，破坏性的故障可能发生，导致进一步电流伴随电压降低而增加。静电放电(ESD)保护装置在相关联的(一个或多个)半导体(SC)装置或(一个或多个)非SC装置或集成电路(IC)，即“(一个或多个)被保护元件”，的正常操作期间保持静止，具有正常操作电压Vo，但当过量电压出现，则开启，从而防止对(一个或多个)被保护元件造成损害。ESD装置的触发电压Vt1应当超过被保护元件的最大正常DC操作电压Vo(MAX)，否则ESD装置将干扰被保护元件的正常操作。此外，Vt1应当低于例如大到足以损害(一个或多个)被保护元件的电压V_TR(通常为瞬时电压)，此后称为被保护元件的击穿电压，缩写为V_TR(PEBD)。因此，ESD装置应当被设计使得Vo(MAX)＜Vt1＜V_TR(PEBD)。

使用双极晶体管用于ESD装置的困难之一在于，其用于DC操作的导通电压Vt1(即，Vt1_DC)和用于瞬时操作的导通电压Vt1(即，Vt1_TR)通常是不同的，即Vt1_DC不等于Vt1_TR。这样具有的结果是，减少了在正常操作中能够施加到电路上而不会触发ESD装置的最大DC操作电压与能够触发ESD装置进入操作以针对过量电压提供保护的瞬时ESD电压之间的裕量。期望DC和ESD装置的瞬时触发电压尽可能接近相等。然而，利用如今的装置，通常很难或不可能实现。

因此，一直存在对改进ESD保护装置的结构和方法的需求，其中通过减少瞬时ESD导通电压Vt1_TR与DC ESD导通电压Vt1_DC之差(ΔV＝|Vt1_TR-Vt1_DC|)来改善ESD结构的电压裕量。这一改进具有进一步期望的结果是，改善了ESD保护装置对于随机工艺变化的容限，所述随机工艺变化产生在SC装置和/或IC制造期间，在其他情况下其可能将DC ESD导通电压Vt1_DC移动到(一个或多个)被保护元件的最大DC操作电压Vo(MAX)以下或将瞬时ESD导通电压Vt1_TR升高到(一个或多个)被保护元件的最大(无损害)电压容限V_TR(PEBD)之上。其中以上两种情况中的任一此类条件都可能造成已完成装置的废弃，从而降低整体制造产量并增加整体制造成本。

附图说明

在下文中将结合下列附图来描述本发明，其中相同的附图标记表示相同的元件，并且在附图中：

图1是典型的静电放电(ESD)保护装置的电流比电压的简化曲线；

图2是根据横向双极晶体管的基极-集电极间距的用于DC的ESD触发电压和瞬时电压的曲线，图示了不同的DC与瞬时ESD电压值如何不利地影响ESD设计裕量；

图3是根据本发明的横向双极静电放电(ESD)保护装置的简化示意截面图，并且图示其与常规的ESD保护装置如何不同；以及

图4与5是没有具有和具有本发明的特征的横向双极ESD装置的ESD触发电压Vt1比基极-集电极间距的简化曲线。

具体实施方式

下面的详细描述本质上只是示例性的，并且不意在限制本发明或本发明的应用和使用。此外，在前述的技术领域中、背景技术或下面的详细描述中呈现的任何表达或暗示理论并不意于限制本发明。

为了说明的简单和清楚，附图图示了构造的一般方式，并且可以省略公知特征和技术的描述与细节，以避免不必要地模糊本发明。另外，附图中的元件不一定按比例绘制。例如，图中一些元件或区域的尺寸可能相对于其它元件或区域被放大，以帮助改善对本发明实施例的理解。