[发明专利]具有允许在制造工艺期间进行电性测量的包括芯片内部电性测试结构的半导体装置

权利要求书

1.一种半导体装置，包括：

管芯区域(210)，包括金属化系统与形成在衬底(201)上方的半导体区域(202)；

多个电路元件(242)，形成在该半导体区域(202)中及上方；

管芯密封区域(220)，形成在该金属化系统中；以及

导电路径(245、246)，连接至该多个电路元件并且包括形成在部分该管芯密封区域(220)下方的经埋藏部分(245A、246A)。

2.如权利要求1所述的半导体装置，其中，该多个电路元件(242)定义测试结构，该测试结构配置用以独立地提供来自形成在该管芯区域(210)中的功能性电路(211)的电性测量数据。

3.如权利要求1所述的半导体装置，其中，该多个电路元件(242)的至少一些电路元件代表形成在该管芯区域(210)中的功能性电路(211)的部分。

4.如权利要求1所述的半导体装置，进一步包括包围该管芯密封区域(220)的框架区域(230)，其中，该框架区域(230)包括至少一个探针垫片(241A、241B)，该探针垫片(241A、241B)电性连接至该导电路径(245、246)的该经埋藏部分(245A、246A)。

5.如权利要求1所述的半导体装置，其中，该经埋藏部分(245A、246A)至少局部地形成在该半导体区域(202)中。

6.如权利要求1所述的半导体装置，其中，该经埋藏部分(245A、246A)至少局部地形成在该衬底(201)中。

7.如权利要求1所述的半导体装置，其中，该经埋藏部分(245A、246A)至少局部地形成在由该半导体区域(202)的表面所定义的高度水平上方。

8.如权利要求7所述的半导体装置，其中，该经埋藏部分(245A、246A)至少局部地形成在该半导体装置的接点水平中。

9.如权利要求8所述的半导体装置，其中，该管芯密封区域(220)形成在该金属化系统的各个金属化层中，且该管芯密封区域(220)经由该半导体装置的接点水平电性连接至该半导体区域与该衬底的至少其中之一。

10.一种方法，包括：

在半导体装置的管芯区域(210)内的半导体区域(202)中及上方形成多个电路元件(242)；

形成连接至该多个电路元件(242)的至少其中之一的经埋藏的导电路径(245A、246A)；以及

在该多个电路元件(242)与该经埋藏的导电路径(245A、246A)上方形成金属化系统，该金属化系统包括管芯密封区域(220)将该管芯区域(210)自框架区域(230)分离，部分该管芯密封区域(210)形成在该经埋藏的导电路径(245A、246A)上方。

11.如权利要求10所述的方法，进一步包括在该管芯区域(210)内的该半导体区域(202)中及上方形成测试结构，其中，该测试结构包括该至少一个电路元件(242)。

12.如权利要求10所述的方法，其中，形成该金属化系统进一步包括在该框架区域(230)中形成至少一个电性连接至该经埋藏的导电路径(245A、246A)的探针垫片(241A、241B)。

13.如权利要求12所述的方法，其中，形成该金属化系统进一步包括在该管芯区域(210)内的该金属化系统中形成第一互连结构，其中，该第一互连结构连接至该测试结构与该经埋藏的导电路径(245A、246A)，其中，形成该金属化系统进一步包括在该框架区域(230)内的该金属化系统中形成第二互连结构，其中，该第二互连结构连接至该经埋藏的导电路径(245A、246A)与该至少一个探针垫片(241A、241B)。

14.如权利要求11所述的方法，进一步包括连接该至少一个探针垫片(241A、241B)与外部测量探针，并且自该测试结构得到电性测量数据。