[发明专利]SIMD并行处理器架构

权利要求书

1.一种并行处理器，包括：

-阵列，包括处理元件、相关联的数据存储部件、以及配置成能够访问与至少一个所述处理元件相关联的至少一个所述数据存储部件的访问装置；

-控制处理器；

-存储器控制装置，配置成能够为控制处理器对至少一个访问装置寻址；以及

-连接装置，配置成将所述存储器控制装置与访问装置相连接。

2.根据权利要求1所述的并行处理器，其中访问装置配置成能够对数据存储部件单独寻址。

3.根据权利要求2所述并行处理器，其中并行处理器配置成处理图像数据，并且访问装置配置成能够对数据存储部件中的单个像素的图像数据寻址。

4.根据前述权利要求任一项所述的并行处理器，其中访问装置配置成能够对与至少一个处理元件相关联的至少一个数据存储部件进行读访问。

5.根据前述权利要求任一项所述的并行处理器，其中访问装置配置成能够对与至少一个处理元件相关联的至少一个数据存储部件进行写访问。

6.根据权利要求5所述的并行处理器，其中对至少一个数据存储部件的写访问包括至少一种写屏蔽模式，所述至少一种写屏蔽模式包括设置单独的比特并且清除其余的比特和设置单独的比特并且其它比特保持不变中的至少一种。

7.根据前述权利要求任一项所述的并行处理器，其中数据存储部件包括移位寄存器和帧存储器。

8.根据前述权利要求任一项所述的并行处理器，其中访问装置包括数据缓冲器。

9.根据权利要求8所述的并行处理器，其中访问装置配置成能够对数据缓冲器并行进行写访问和读访问。

10.根据权利要求8或者9和7所述的并行处理器，其中数据缓冲器配置成向帧存储器传输数据以及从帧存储器传输数据。

11.根据权利要求10所述的并行处理器，其中访问装置配置成能够对数据缓冲器进行写访问，所述写访问是对帧存储器的遍写访问。

12.根据权利要求10或11所述的并行处理器，其中访问装置配置成能够对数据缓冲器进行读访问，所述读访问是对帧存储器的遍读访问。

13.根据权利要求8至12中任一项所述的并行处理器，其中包括处理元件、相关联的数据存储部件和访问装置的所述阵列被包括在核元件的阵列中，其中每一个核元件包括处理元件、数据存储部件和访问装置，所述访问装置配置成能够对与核元件所包括的至少一个处理元件相关联的至少一个数据存储部件进行访问。

14.根据权利要求13所述的并行处理器，其中所述存储器控制装置配置成能够针对核元件的阵列在数据缓冲器和帧存储器之间并行传输数据。

15.根据权利要求13或14所述的并行处理器，其中存储器控制装置配置成能够对核元件的阵列中的一行进行寻址。

16.根据前述权利要求任一项所述的并行处理器，其中存储器控制装置和访问装置配置为行程编码和行程解码。

17.根据权利要求15所述的并行处理器，其中连接装置配置成传输行程编码数据。

18.根据前述权利要求任一项所述的并行处理器，其中并行处理器是单指令多数据处理器。

19.一种在并行处理器中访问单个像素的图像数据的方法，其中并行处理器包括处理元件和相关联的数据存储部件，所述方法包括通过连接到数据存储部件的控制处理器对数据存储部件进行寻址。