[发明专利]存储器装置及将数据存储于存储器装置上的方法

说明书

技术领域

本发明的实施例涉及存储器装置，且更明确地说，在一个或一个以上实施例中涉及快闪存储器装置。

背景技术

快闪存储器装置为非易失性存储器装置，其以不需要电力来维持其中所存储信息的方式将信息存储于半导体上。快闪存储器装置由于其高存储密度及低成本而已被广泛用作大容量存储装置。

参考图1，常规NAND快闪存储器装置布置为多个存储器块。多个存储器块10包含第一到第N存储器块100。存储器块100中的每一者包含通常布置为矩阵形式的多个存储器单元。

图2A图解说明存储器块100。所图解说明的存储器块100包含第一到第m位线BL0到BLm及第一到第n字线WL0到WLn。在一些布置中，m可为32,767或65,535，且n可为32或64。位线BL0到BLm沿列方向彼此平行延伸。字线WL0到WLn沿垂直于所述列方向的行方向彼此平行延伸。存储器块100还包含用于选择存储器块100中的一个或一个以上位线的上部及下部位线选择晶体管120a、120b。

每一位线包含存储器单元110串。举例来说，第二位线BL1包含串联连接的存储器单元110。存储器单元110中的每一者包含浮动栅极晶体管。位线的浮动栅极晶体管从源极到漏极彼此串联耦合。共同行的存储器单元110的浮动栅极晶体管的控制栅极耦合到相同字线。存储器单元110中的每一者存储电荷(或无电荷)。所存储电荷的量可用于表示(例如)可表示一个或一个以上数据数字(例如，位)的一种或一种以上状态。存储于浮动栅极晶体管中的电荷设定所述浮动栅极晶体管的阈值电压。存储器单元110可以是单电平单元(SLC)或多电平单元(MLC)。在一个布置中，可通过感测流过存储器单元110的浮动栅极晶体管的电流来检测存储于存储器单元110中的电荷的量。在另一布置中，可通过感测存储器单元110的浮动栅极晶体管的阈值电压值来检测存储于存储器单元110中的电荷的量。

图2B图解说明第二位线BL1中的存储器单元110的浮动栅极晶体管的横截面。所述浮动栅极晶体管形成于衬底201上。所述浮动栅极晶体管中的每一者包含源极区域210(其可以是相同位线的相邻晶体管的漏极区域)、漏极区域212(其可以是相同位线的相邻晶体管的源极区域)、经掺杂沟道区域214、第一电介质216(例如，隧道氧化物)、浮动栅极218、第二电介质220(例如，栅极氧化物，其中所述隧道及栅极氧化物可由相同或不同材料形成)及控制栅极222。第一电介质216形成于沟道区域214上以使浮动栅极218与沟道区域214绝缘。第二电介质220使浮动栅极218与控制栅极222物理及电分离。控制栅极222耦合到适当字线，例如，字线WL1。电子可被捕获于浮动栅极218上且可用于存储数据。

现在参考图2C，将描述将数据写入于存储器块上的常规方法。图2C示意性地图解说明图2A的存储器块100，且仅展示存储器单元110、位线BL0到BLm及字线WL0到WLn。然而，应了解，存储器块100可包含如先前结合图2A及2B所描述的其它组件。

在写入操作期间，通常将数据写入于耦合到单个字线的一组存储器单元上。可将此一组存储器单元称为“页”。在一个布置中，页可包含共享字线的所有存储器单元。在其它布置中，可由耦合到单个字线的每两个存储器单元形成页。在某些布置中，可由耦合到单个字线的每四个存储器单元形成页。应了解，可由耦合到字线的任何适合的选定数目的存储器单元形成页。

附图说明

根据具体实施方式且根据意在图解说明而非限定所述实施例的附图，将更好地了解所述实施例，且图式中：

图1是包含多个存储器块的常规NAND快闪存储器装置的示意图；

图2A是常规NAND快闪存储器装置的存储器块的示意图；

图2B是图2A的存储器块的示意性横截面；

图2C是图解说明将数据存储于NAND快闪存储器装置的块上的常规方法的示意图；

图3A是图解说明单电平存储器单元的示范性阈值电平的图示；

图3B是图解说明可导致存储器单元的错误的示范性数据模式的示意图；

图4A是图解说明多电平存储器单元的示范性阈值电平的图示；

图4B到图4D是图解说明可导致存储器单元的错误的另一示范性数据模式的示意图；

图5是包含根据一个实施例的数据随机化器的NAND快闪存储器装置的示意性框图；

图6A是图5的数据随机化器的一个实施例的示意性框图；且

图6B图解说明图6A的数据随机化器的操作。

具体实施方式