[发明专利]具有电可控钉扎层的图像传感器的像素

说明书

技术领域

本发明涉及一种固体图像传感器。更具体地说，本发明涉及一种能够减小暗电流以及在所有像素中形成均匀耗尽层的图像传感器。本发明可应用于含有钉扎光电二极管的所有类型图像传感器，尤其有利于CIS(CMOS(互补金属氧化物半导体)图像传感器)。

背景技术

一般说来，CMOS图像传感器将碰撞光子转换成在传感器像素中收集的电子以便检测光。为此，CMOS图像传感器的像素包括光电二极管。尤其，CMOS图像传感器的像素包括钉扎光电二极管以减小暗电流和增加累积电荷量。

图1是示出按照现有技术的含有一个光电二极管和4个晶体管的4T像素的剖面图，并且例示了相关电路图。

参照图1，在p+硅衬底100上形成p-硅外延层101之后，蚀刻p-硅外延层101的表面，从而形成填充了二氧化硅103的STI(浅沟槽隔离)区。二氧化硅103覆盖其余像素表面。

第一和第二浅p+掺杂区104a和104b用作STI区的下部和侧壁的钝化层以及像素表面。像素表面的第一浅p+掺杂区104a用作钉扎光电二极管的钉扎层(pinning layer)，而作为STI区的下部和侧壁的钝化层的第二浅p+掺杂区104b用作防止在像素之间发生串扰的势垒。

如果将接地电压施加到p+硅衬底100，并将Vdd电压供应给n型掺杂区105，那么包括钉扎光电二极管的n型掺杂区105将完全耗尽，从而可以形成耗尽区109。在这种情况下，用作钉扎层的第一浅p+掺杂区104a防止耗尽区109扩展到硅与二氧化硅之间的界面(即，硅外延层的表面)，从而阻止暗电流生成。在这种情况下，耗尽层109未到达硅表面的状态叫做“表面钉扎”。

在钉扎光电二极管的n型掺杂区105中收集光电荷。在完成了电荷收集循环之后，来自n型掺杂区105的电荷马上接通栅极107，以便将电荷输送到FD(浮动扩散)区106。复位晶体管118使FD区106复位到合适电位(例如，Vdd)。源极跟随晶体管114检测FD区106的电荷。选择晶体管115寻址像素。

通过传送栅极总线(用于Tx信号)112、复位栅极总线(用于Rx信号)120、和寻址栅极总线(用于Sx信号)121将控制信号供应给像素。将来自像素的输出供应给像素列总线116。

当光子122碰撞在像素上时，光子122按照其波长渗透到硅块中，从而形成电子-空穴对。电子是在非耗尽区以及耗尽区108中生成的。从硅的非耗尽区中生成的电子110扩散到n型掺杂区105中。

但是，从中性非耗尽区中生成的电子可能横向扩散。于是，即使形成第二浅p+掺杂区104b，在像素之间也可能发生串扰。因此，耗尽区深度(Xc)111必须具有适当值。

同时，如上所述，作为钉扎层的第一浅p+掺杂区104a用于表面钉扎。为此，必须优化第一浅p+掺杂区104a的掺杂水平。正如本领域的普通技术人员一般都知道的那样，PN结中的耗尽层由P掺杂层和N掺杂层的掺杂水平以及两个掺杂层之间的电位差决定。

但是，按照现有技术，耗尽层的厚度只由掺杂水平决定，并且钉扎层具有地电位。

但是，钉扎层并非完全地电位，而是处在浮置状态。这是因为具有大阻值的另一个层(即，p外延层)将钉扎层与硅衬底101隔开预定距离，以及因为p外延层的阻值随STI区的深度而变。

其结果是，传统图像传感器中的光电二极管的钉扎层具有不稳定电位，致使不能实现稳定的表面钉扎。

另外，当将统一电位传送给所有像素中的钉扎层时，可以在像素之间实现均匀表面钉扎。但是，在传统技术中，由于上述原因，不能取得像素之间的均匀表面钉扎。

发明内容

本发明就是为了解决出现在现有技术中的上述问题而作出的，因此，本发明的一个目的是提供能够减小暗电流以及在所有像素中进行均匀表面钉扎的图像传感器的像素。

本发明的另一个目的是提供集成了强制将电压施加到光电二极管的钉扎层上的单元的图像传感器。

本发明的再一个目的是提供能够在保持现有布局表面的面积的同时，将预定电压供应给钉扎层的图像传感器。

本发明的再一个目的是提供能够通过将具有相同强度的电位施加到所有像素的钉扎层，改善像素之间的复位信号均匀性的图像传感器。

本发明的再一个目的是提供能够通过将预定电压供应给与钉扎层连接的场阑带(field-stop zone)，防止像素之间的串扰的图像传感器。