[发明专利]用最小的额外时间损失来减少干扰的改进编程算法

说明书

技术领域

本发明涉及非易失性存储器。

背景技术

半导体存储器已经变得越来越流行用于各种电子设备。例如，在蜂窝电话、数码相机、个人数字助理、移动计算设备、非移动计算设备和其他设备中使用非易失性半导体存储器。电可擦除可编程只读存储器(EEPROM)和闪存位列最流行的非易失性半导体存储器之间。通过也是一种EEPROM的闪存，相比于传统的、全特征的EEPROM，可以在一步中擦除整个存储器阵列或该存储器的一部分的内容。

传统的EEPROM和闪存两者都使用在半导体衬底中的沟道区域上方且与其绝缘的浮置栅极。浮置栅极位于源极和漏极区域之间。控制栅极设置在浮置栅极之上且与其隔离(insulated)开。如此形成的晶体管的阈值电压(V_TH)受浮置栅极上保留的电荷量控制。也就是说，在导通晶体管以允许其源极和漏极之间的导电之前必须被施加到控制栅极的最小量的电压受浮置栅极上的电荷水平的控制。

一些EEPROM和闪存器件具有用于擦除两个范围的电荷的浮置栅极，且因此，可以在两个状态、例如擦除状态和已编程状态之间编程/擦除该存储器元件。这种闪存器件有时被称为二进制闪存器件，因为每个存储器元件可以擦除一位数据。

通过识别不同的已允许/有效的已编程阈值电压范围来实现多状态(也称为多电平)闪存器件。每个不同的阈值范围对应于在存储器器件中编码的该组数据位的预定值。例如，每个存储器元件当该元件可以位于对应于四个不同的阈值范围的四个离散的电荷带之一中时可以擦除两位数据。

典型地，在编程操作器件被施加到控制栅极的编程电压V_PGM被施加作为随时间量值增加的一系列脉冲。在一个可能的方法中，通过预定步长、例如0.2-0.4V来随着每个连续脉冲而增加脉冲的量值。可以向闪存元件的控制栅极施加V_PGM。在编程脉冲之间的时间段中，进行验证操作。也就是说，在连续编程脉冲之间读取正被并行编程的一群元件的每个元件的编程电平，以确定其是否等于或大于该元件正被编程到的验证电平。对于多状态闪存元件的阵列，可以对元件的每个状态进行验证步骤，以确定该元件已经到达了其数据相关的验证电平。例如，能够在四个状态中存储数据的多状态存储器元件可能需要进行对三个比较点的验证操作。

另外，当编程EEPROM或闪存器件、例如在NAND串中的NAND闪存器件时，典型地，V_PGM被施加到控制栅极，且位线接地，使得电子从单元或存储器元件、例如存储元件的沟道注入到浮置栅极中。当电子在浮置栅极中累积时，浮置栅极变为充负电，且存储器元件的阈值电压升高以便存储器元件被考虑为处于已编程状态中。关于这种编程的更多信息可以在美国专利6,859,397和6,917,542中找到，两者整体被引用附于此。

但是，继续有问题的一个问题是编程干扰。编程干扰可能发生在编程其它NAND串期间的禁止的NAND串中，且有时发生在已编程NAND串本身中。编程干扰在未选非易失性存储元件的阈值电压由于其它非易失性存储元件的编程而漂移时发生。可能在先前已编程的存储元件以及还没有编程的已擦除存储元件上发生编码干扰。多遍编程技术可以通过更逐渐地编程存储元件来减少编程干扰。但是，编程时间增加了。

发明内容

本发明通过提供减少非易失性存储系统中的编程干扰同时也减少编程时间的编程技术来解决了上述和其它问题。

在一个实施例中，一种用于操作非易失性存储器的方法，包括：使用第一验证电平减去偏移量来对第一组存储器元件进行编程操作，以区分较慢和较快编程的存储器元件，同时锁止至少第二组存储器元件以不被编程。该方法还包括锁止较快编程的存储元件，同时使用第一验证电平来继续对较慢编程存储元件编程，且同时继续锁止至少第二组存储元件。还方法还包括锁止较慢编程的存储元件，同时使用第一验证电平来恢复对较慢编程存储元件编程，且同时使用小于第一验证电平减去偏移量的至少第二验证电平来对至少第二组存储元件编程。