[发明专利]具有不同材料的栅极结构的功率MOSFET

说明书

技术领域

本发明一般地涉及半导体器件，并且更特别地涉及MOSEFT。

背景技术

MOSFET可以用作用于电子系统中的相对高电压和/或高电流的功率开关。随着半导体电路尺寸的减小，在某些MOSFET中，多晶硅栅极长度被减小。这可能导致栅极下面的减小的沟道区。沟道区的减小减小了栅极能够控制的沟道的面积量并从而减低了晶体管的击穿电压。

需要的是改进的MOSFET器件。

附图说明

通过参考附图，可以更好地理解本发明，并且使其许多目的、特征和优点对于本领域的技术人员来说明显。

图1～12是根据本发明的一个实施例的半导体器件制造中的各种阶段的部分剖面侧视图。

图13～17是根据本发明的另一实施例的半导体器件制造中的各种阶段的部分剖面侧视图。

除非另外说明，相同附图标记在不同图中的使用指示相同的项目。附图不一定按比例绘制。

具体实施方式

下面阐述用于实现本发明的方式的详细说明。该说明意图说明本发明且不应将其视为限制性的。

图1是将用来制造根据本发明的一个实施例的MOSFET的晶片101的部分剖面侧视图。在所示的实施例中，晶片101包括硅或其它半导体材料(例如，硅锗、硅碳、硅锗碳、砷化镓、磷化铟、砷化铟、或其它III/V化合物半导体、或它们的任何组合)的基底103。

以相对高的浓度(在图1中示为N+)用N导电类型(N型)杂质(例如砷、磷)来掺杂基底103的下层105。以低于层105的掺杂浓度用N型杂质来掺杂层107。在一个实施例中，层105可以是最初原地以N+浓度掺杂的基底，并且在该基底(层105)上外延地生长层107。可以用N型杂质原地掺杂或注入层105。然而，在其它实施例中，可以用其它方法来形成基底103。在一个实施例中，层107具有在1至5微米范围内的厚度，但是在其它实施例中可以具有其它厚度。在一个实施例中，层107具有在10¹³/cm³～10¹⁵/cm³范围内的N型掺杂浓度，但是在其它实施例中可以具有其它浓度。在一个实施例中，层105具有在10¹⁵/cm³～10²⁰/cm³范围内的N型掺杂浓度，但是在其它实施例中可以具有其它浓度。

在层107上形成一层栅极电介质材料109。在一个实施例中，通过层107的氧化来形成层109。在其它实施例中，通过沉积工艺来形成层109。在一个实施例中，层109由二氧化硅制成，但是在其它实施例中，可以由其它电介质材料(例如金属氧化物)制成。在某些实施例中，层109具有在300～500埃范围内的厚度，但在其它实施例中，可以具有其它厚度。

在层109上方形成多晶硅的层111。在一个实施例中，层111是在10¹⁵/cm³～10²⁰/cm³范围内的浓度以N型杂质掺杂的，但是在其它实施例中可以具有其它浓度。在一个实施例中，层111具有在1500至3000埃范围内的厚度，但是在在其它实施例中，可以具有其它厚度。在某些实施例中，层111可以包括例如锗的其它材料。

在层111上形成光刻胶的层113。在层113中形成开口115(例如通过平版印刷工艺)以使层111暴露。在一个实施例中，开口具有在0.1微米至1.3微米范围内的宽度(图1所示的尺寸)，但是在其它实施例中可以具有其它宽度。在形成开口115之后，蚀刻层111以形成对应于开口115的开口以使栅极电介质层109暴露。

图2示出已经蚀刻层111以形成开口201并已去除光刻胶的层113之后的晶片101的视图。开口201具有对应于开口115的尺寸。