[发明专利]使用分支取代的仿真处理器执行

说明书

技术领域

本发明一般涉及处理器仿真，并且具体涉及由分支取代（override）逻辑解析分支指令的仿真方法学。

背景技术

处理器设计的仿真在本领域是公知的。实际上，大量仿真是新处理器设计的工艺所必需的。仿真涉及通过量化目标处理器组件功能单元的特性并将那些特性相互相关以便出现的模型（即，有关特性之和）提供实际处理器行为的几乎相同表示而为目标处理器建模。

仿真的一个已知方法提供系统组件的硬件准确模型，如硬件描述语言(HDL)构造或合成后的其门级实现，并且仿真组件之间传递的实际装置状态和信号。这些仿真虽然高度准确，但速度较慢，计算要求高，并且仅在硬件准确模型已开发时才能够在设计工艺中表现良好。相应地，它们不适用于在阐明架构权衡、检测基本性能标准及诸如此类中有用的早期仿真。

仿真的一种更有效方法提供硬件功能单元的更高端周期准确模型，并且经面向事务的消息传递系统为其交互建模。消息传递系统通过将每个时钟周期分成“更新”阶段和“通信”阶段而仿真实时执行。周期准确的单元功能在适当的更新阶段中被仿真以便仿真实际功能单元行为。组件间信令分配到通信阶段以便实现周期准确的系统执行。仿真的准确度取决于功能单元模型准确地反映实际单元功能和准确地展现组件间信令的程度。甚至诸如处理器等复杂系统的高准确功能单元模型在本领域是已知的，并且产生了在许多应用中以高准确度匹配现实硬件结果的仿真。

然而，功能单元准确度只是获得诸如处理器等复杂系统的高保真仿真的挑战的一部分。有意义的仿真另外要求对处理器上的活动准确建模，如指令执行顺序。在许多应用中，可通过在处理器模块上简单执行相关程序而对处理器活动准确建模。然而，这并不是始终可能的，特别是在对实时处理器系统建模时。例如，输入/输出行为(I/O)可以是要探究的关键领域，但实际I/O环境十分复杂，使得准确的I/O模型的开发是不可能或不可行的。这是关于诸如移动通信装置等许多面向通信的系统的情况。

处理器仿真准确度的一个关键方面是指令执行顺序。所有现实程序包括条件分支指令，其评估在运行时之前是未知的。实际上，在许多情况下，在处理器流水线（pipeline）中深处的执行阶段中评估指令前，不进行分支评估。为防止流水线暂停（stall），即在评估分支条件前中止执行，现代处理器采用精密的分支预测技术。在将条件分支指令解码时，基于过去分支行为和/或其它度量，预测指令的评估，并且基于预测继续指令获取。也就是说，如果预测为要取分支，则从分支目标地址（可先验已知或者可动态计算得出）获取指令。如果预测为不取分支，则指令获取继续按顺序进行（在分支指令地址后的地址）。未正确预测的分支能够要求流水线刷新以清除未正确获取的指令的管道（pipe）以及要求获取正确指令时的暂停，从而不利地影响了执行速度和功耗。准确的分支预测因此是处理器性能的一个重要方面，并且因而是处理器仿真中非常关注的一个领域。然而，确定许多分支条件的解析的I/O环境可能太复杂而无法在仿真中准确地建模。

发明内容

一种处理器仿真环境包括操作以根据目标处理器的特性来仿真处理器指令的执行的处理器执行模型和分支取代逻辑。在处理器执行模型将分支指令解码时，它请求来自分支取代逻辑的分支指引。分支取代逻辑提供解析分支评估的分支指引以响应请求。请求和分支指引可采用多种形式。在一个实施例中，请求包括正在仿真的分支指令的地址，并且可选地包括预测的分支目标地址。分支取代逻辑可通过使用分支指令地址，将与目标处理器兼容的处理器上执行的指令的执行追踪（execution trace）编排索引。分支指引可包括取代分支目标地址，该地址可从指令追踪获得或者由分支取代逻辑以其它方式计算得出。以此方式，在未对复杂I/O建模的仿真环境中可仿真准确的程序执行顺序。

附图说明

图1是处理器仿真环境的功能框图。

图2是仿真处理器执行的方法的流程图。

具体实施方式

图1示出包括处理器执行模型12的处理器仿真环境10。处理器执行模型12根据目标处理器的特性来仿真指令的执行。目标处理器可以是现有处理器，或者更可能是在开发的新处理器。处理器执行模型12可包括目标处理器内一个或多个功能单元的硬件准确模型，如指令单元(IU)、浮点单元(FPU)、存储器管理单元(MMU)或诸如此类。备选或附加的是，一个或多个功能单元可由周期准确的功能单元来建模，零仿真时间数据和/或参数在功能单元模型之间传递。通常，处理器执行模型12可包括本领域已知的任何处理器仿真模型。