[发明专利]存储器系统、控制存储器系统的方法和信息处理装置

说明书

技术领域

本发明涉及包括非易失性半导体存储器的存储器系统以及控制存储器系统的方法。

背景技术

作为用于计算机系统中的外部存储设备，安装有例如NAND型闪存的非易失性半导体存储器的SSD(固态驱动器)引起注意。所述闪存与磁盘设备相比具有例如高速和重量轻的优点。所述SSD在其中包括：多个闪存芯片；控制器，其对应于来自主机设备的请求执行每个闪存芯片的读取/写入控制；缓冲器存储器，其用于执行每个闪存芯片和主机设备之间的数据传送；电源电路；用于主机设备的连接接口(例如，专利文献1：日本专利No.3688835)。

当在例如NAND型闪存的非易失性半导体存储元件中存储数据时，在擦除数据一次之后以所谓的块为单位来执行写入，以所谓的页为单位来执行读取/写入，或固定擦除/读取/写入的单位。另一方面，由例如个人计算机(PC)的主机设备从例如硬盘的二级存储装置读取数据/将数据写入至例如硬盘的二级存储装置的单位称为扇区。独立于半导体存储装置元件的擦除/读取/写入单位来设置扇区。通常，块、页、和扇区的大小具有这样的关系：块＞页＞扇区。

由此，在一些情况下，半导体存储装置元件的擦除/读取/写入单位大于主机设备的读取/写入的单位。当通过使用这样的半导体存储装置元件来配置PC的二级存储装置(例如硬盘)时，在符合半导体存储装置元件的块大小和页大小之后，来自作为主机设备的PC的大小为小的数据需要经过地址解译。

此外，如专利文献2(PCT国际申请No.2007-528079的日文翻译)中所述，当通过使用这样的闪存来配置具有大容量的二级存储装置时，通常将高速缓存插入至闪存和主机设备之间以减少闪存中的写入次数(擦除次数)。

发明内容

本发明的一个方面提供一种存储器系统，包括：高速缓存；非易失性半导体存储器，经由所述高速缓存将数据写入所述非易失性半导体存储器中；组织单元，其在所述非易失性半导体存储器的资源使用超过特定值时，通过在所述非易失性半导体存储器中组织所述数据来增加所述非易失性半导体存储器的资源；第一清空控制单元，其执行第一清空处理，所述第一清空处理用于在所述高速缓存的所述资源使用超过第一阈值且小于第二阈值且完成由所述组织单元进行的组织时，将所述高速缓存中的数据清空至所述非易失性半导体存储器，直到所述高速缓存的资源使用变得等于或小于所述第一阈值为止，其中所述第二阈值大于所述第一阈值；以及第二清空控制单元，其执行第二清空处理，所述第二清空处理用于在所述高速缓存的所述资源使用超过所述第二阈值且完成由所述组织单元进行的组织时，将所述高速缓存中的数据清空至所述非易失性半导体存储器，直到所述高速缓存的资源使用变得等于或小于所述第二阈值为止，以及用于在所述高速缓存的所述资源使用超过所述第二阈值且未完成由所述组织单元进行的组织时，在完成由所述组织单元进行的组织之后，将所述高速缓存中的数据清空至所述非易失性半导体存储器。

附图说明

图1是SSD 100的配置实例的框图。

图2A和2B是示出在NAND存储器芯片中包括的一个物理块的配置实例和四元数据存储系统中的阈值分布的示意图。

图3是驱动控制电路的硬件内部配置实例的框图。

图4是处理器的功能配置实例的框图。

图5是在NAND存储器和动态随机存取存储器(DRAM)中形成的功能配置的框图。

图6是示出LBA逻辑地址的视图。

图7是示出数据管理单元中的管理表的配置实例的视图。

图8是概念性示出快照和日志的产生状态的视图。

图9是示出写入高速缓存(WC)中的写入处理的流程图。

图10是示出从WC至主要存储区(MS)的写入处理的操作过程的流程图。

图11是示出从WC至MS的写入处理的操作概念的示意图。

图12是示出低密度磁轨从WC至前段存储区(FS)的写入处理的操作过程的流程图。

图13是示出低密度磁轨从WC至FS的写入处理的操作概念的示意图。

图14是示出从FS至中间段存储区(IS)的数据重新定位的操作过程的流程图。

图15是示出从FS至IS的数据重新定位的操作概念的示意图。

图16是示出IS中的重组处理和紧缩处理的操作过程的流程图。

图17是示出WC中的管理结构的视图。

图18是示出WC磁轨信息表的视图。

图19是示出WC高密度磁轨信息表的视图。

图20是示出WC资源名称(参数名称)与自动清空(AF)阈值和上限之间的关系的视图。