[发明专利]振荡电路、DC-DC转换器和半导体器件

权利要求书

1.一种振荡电路，包括：

可变频率振荡电路，配置为生成其频率响应于上信号而增加并响应于下信号而减少的时钟信号，该频率在上限频率和下限频率之间连续地向上和向下；

第一延迟电路，配置为通过将从可变频率振荡电路输出的时钟信号延迟第一延迟时间，输出第一延迟时钟信号；

第二延迟电路，配置为通过将所述时钟信号延迟长于第一延迟时间的第二延迟时间，输出第二延迟时钟信号；

第一检测电路，配置为通过比较所述时钟信号和第一延迟时钟信号，检测所述时钟信号的高电平或低电平的持续时间等于或小于第一延迟时间；

第二检测电路，配置为通过比较所述时钟信号和第二延迟时钟信号，检测所述时钟信号的高电平或低电平的持续时间等于或大于第二延迟时间；以及

上/下控制电路，配置为基于来自第一检测电路的输出信号和来自第二检测电路的输出信号，输出所述上信号和所述下信号，

其中在通过第一检测电路检测到所述时钟信号的高电平或低电平的持续时间等于或小于第一延迟时间时，上/下控制电路输出下信号到可变频率振荡电路，并且其中在通过第二检测电路检测到所述时钟信号的高电平或低电平的持续时间等于或大于第二延迟时间时，上/下控制电路输出上信号到可变频率振荡电路。

2.如权利要求1所述的振荡电路，其中第一延迟电路和第二延迟电路的每个包括多个延迟电路的串联连接，所述多个延迟电路的每个具有短于所述时钟信号的高电平或低电平的最短持续时间的一半的延迟时间。

3.如权利要求2所述的振荡电路，其中所述多个延迟电路的每个包括电容器，并且其中通过所述电容器的充电/放电时间确定延迟时间。

4.如权利要求1到3的任一所述的振荡电路，其中第二延迟电路的一部分由第一延迟电路的一部分或整体来提供。

5.如权利要求1所述的振荡电路，其中第一检测电路包括D型触发器电路，其数据端提供有第一延迟时钟信号，并且其时钟端提供有时钟信号，其中在D型触发器电路的输出端获得第一检测电路的输出信号。

6.如权利要求1所述的振荡电路，其中第二检测电路包括D型触发器电路，其数据端提供有通过将第二延迟时钟信号反相而获得的信号，并且其时钟端提供有时钟信号，其中在D型触发器的输出端获得第二检测电路的输出信号。

7.如权利要求1到6的任一所述的振荡电路，其中时钟信号具有50％的占空比。

8.如权利要求7所述的振荡电路，其中第一延迟时间设为上限频率的周期的一半，并且其中第二延迟时间设为下限频率的周期的一半。

9.一种包括开关晶体管的DC-DC转换器，其中通过如权利要求1到8的任一所述的振荡电路输出的时钟信号用作用于导通或截止所述开关晶体管的开/关信号。

10.如权利要求9所述的DC-DC转换器，其中所述DC-DC转换器配置作为用于无线电发送电路、无线电接收电路或无线电发送/接收电路的电源。

11.一种包括如权利要求10所述的DC-DC转换器的半导体器件，

其中DC-DC转换器和无线电发送电路、无线电接收电路或无线电发送/接收电路集成在同一半导体器件上。