[发明专利]锁存器结构、分频器及其操作方法

权利要求书

1.一种电子锁存器，其包含：

第一电路，其经配置以在第一输入处于第一输入逻辑电平且第二输入处于所述第一输入逻辑电平时将第一输出驱动到第一输出逻辑电平，在所述第一输入处于第二输入逻辑电平且所述第二输入处于所述第二输入逻辑电平时将所述第一输出驱动到不同于所述第一输出逻辑电平的第二输出逻辑电平，且在将不同输入逻辑电平施加到所述第一输入及所述第二输入时将所述第一输出设定到高阻抗状态；

第二电路，其经配置以在第三输入处于所述第一输入逻辑电平且第四输入处于所述第一输入逻辑电平时将第二输出驱动到所述第一输出逻辑电平，在所述第三输入处于所述第二输入逻辑电平且所述第四输入处于所述第二输入逻辑电平时将所述第二输出驱动到所述第二输出逻辑电平，且在将不同输入逻辑电平施加到所述第三输入及所述第四输入时将所述第二输出设定到所述高阻抗状态；及

第三电路，其经配置以在所述第一电路将所述第一输出驱动到所述高阻抗状态且所述第二电路将所述第二输出驱动到所述高阻抗状态时维持所述第一输出及所述第二输出的电压电平。

2.根据权利要求1所述的电子锁存器，其中：

所述第一输出逻辑电平为逻辑低；

所述第二输出逻辑电平为逻辑高；

所述第一输入逻辑电平为所述逻辑高；且

所述第二输入逻辑电平为所述逻辑低。

3.根据权利要求1所述的电子锁存器，其中所述第三电路包含一对交叉耦合反相器。

4.根据权利要求3所述的电子锁存器，其中：

所述第一电路包含第一晶体管、第二晶体管、第三晶体管及第四晶体管，所述第一晶体管、所述第二晶体管、所述第三晶体管及所述第四晶体管串联地连接，所述第一晶体管、所述第二晶体管、所述第三晶体管及所述第四晶体管中的每一者包含漏极、源极及栅极，所述第一输入耦合到所述第二晶体管的所述栅极且耦合到所述第三晶体管的所述栅极，所述第一输出耦合到所述第二晶体管的所述漏极且耦合到所述第三晶体管的所述漏极；且

所述第二电路包含第五晶体管、第六晶体管、第七晶体管及第八晶体管，所述第五晶体管、所述第六晶体管、所述第七晶体管及所述第八晶体管串联连接，所述第五晶体管、所述第六晶体管、所述第七晶体管及所述第八晶体管中的每一者包含漏极、源极及栅极，所述第三输入耦合到所述第六晶体管的所述栅极且耦合到所述第七晶体管的所述栅极，所述第二输出耦合到所述第六晶体管的所述漏极且耦合到所述第七晶体管的所述漏极。

5.根据权利要求4所述的电子锁存器，其中所述第三电路包含一对交叉耦合反相器。

6.根据权利要求4所述的电子锁存器，其中：

所述第三电路包含第九晶体管、第十晶体管、第十一晶体管及第十二晶体管，所述第九晶体管、所述第十晶体管、所述第十一晶体管及所述第十二晶体管中的每一晶体管包含栅极、源极及漏极；

所述第九晶体管的所述漏极耦合到所述第十晶体管的所述漏极、所述第十一晶体管的所述栅极、所述第十二晶体管的所述栅极及所述第一输出；且

所述第十一晶体管的所述漏极耦合到所述第十二晶体管的所述漏极、所述第九晶体管的所述栅极、所述第十晶体管的所述栅极及所述第二输出。

7.一种包含多个锁存器的分频器，所述多个锁存器中的每一锁存器是根据权利要求1所述，所述分频器经配置以除以奇整数。

8.一种频率产生器，其包含根据权利要求7所述的分频器。

9.一种无线通信装置，其包含根据权利要求8所述的频率产生器。

10.一种移动通信装置，其包含根据权利要求8所述的频率产生器。