[发明专利]薄膜晶体管及薄膜晶体管中间体

说明书

技术领域

本发明涉及用于各种显示器的薄膜晶体管及用于制备该晶体管的薄膜晶体管中间体，尤其涉及具备密合性优良的漏电极和源电极的薄膜晶体管以及薄膜晶体管中间体。

本申请基于2008年9月26日向日本申请的特愿2008-247460号主张优先权，在此援引其内容。

背景技术

作为使用了以有源矩阵方式驱动的薄膜晶体管的平板显示器，已知有液晶显示器、等离子显示器、有机EL显示器、无机EL显示器等。在这些使用了薄膜晶体管的平板显示器中，由金属膜构成的配线以网格状密合地形成在玻璃基板表面，在该金属膜构成的网格状配线的交叉点设置薄膜晶体管。

如图5的剖面示意图所示，该薄膜晶体管具备：在玻璃基板1的表面上形成的由纯铜膜构成的栅电极膜2、在该栅电极膜2及玻璃基板1上形成的氮化硅(SiNx)膜3、在上述氮化硅(SiNx)膜3上形成的n^-非晶质Si半导体膜4、在该n-非晶质Si半导体膜4上形成的n⁺非晶质Si欧姆(オ-ミツク)膜4′、在上述n⁺非晶质Si欧姆膜4′上形成的由纯铜构成的漏电极膜5和源电极膜6。

为了制备具有这种层压膜结构的薄膜晶体管，首先要制备出如图6的剖面图所示的层压体9。其中，在玻璃基板1的表面上形成由纯铜构成的栅电极膜2，在该栅电极膜2及玻璃基板1上形成氮化硅(SiNx)膜3，进而在氮化硅(SiNx)膜3上形成n^-非晶质Si半导体膜4，在该n^-非晶质Si半导体膜4上形成n⁺非晶质Si欧姆膜4′，形成纯铜膜8，使之覆盖上述n⁺非晶质Si欧姆膜4′的整个表面，制备成层压体9。

接着，对该图6所示的层压体9的栅电极2的正上方部分的纯铜膜8进行湿式蚀刻，进而对n⁺非晶质Si欧姆膜4′进行等离子蚀刻。由此形成分离槽7，使n^-非晶质Si半导体膜4露出。由此形成漏电极膜5及源电极膜6。通过以上操作，制备出如图5的剖面图所示的现有薄膜晶体管中间体10。

即便是为了形成分离槽7而试图仅对上述层压体9中的n⁺非晶质Si欧姆膜4′进行等离子蚀刻，但是由于n^-非晶质Si半导体膜4的表面曝露于等离子蚀刻环境中，因此不能避免受到其影响。因此，形成分离槽7而露出的n^-非晶质Si半导体膜4的表面粗糙，悬空键(dangling bond)增大，形成了表面缺陷。该表面缺陷会使得薄膜晶体管的切断电流增加，结果存在LCD的对比度降低或视角变小等问题。

为了解决这一问题，还已知对形成了分离槽7而露出的n^-非晶质Si半导体膜4的表面进行氢等离子体处理，通过该氢等离子体处理，使n^-非晶质Si半导体膜4表面的悬空键(dangling bond)与氢原子结合变得稳定，可以减少漏电流。而且上述氢等离子体处理，在气体：100％氢气、氢气流量：10-1000SCCM、氢气压：10-500Pa、RF电流密度：0.005-0.5W/cm²、处理时间：1-60分钟的条件下进行为好(参照专利文献1)。

另外，虽然没有给出图示，但是为了抑制n⁺非晶质Si欧姆膜4′的Si扩散到漏电极膜5及源电极膜6而使漏电极膜5及源电极膜6的电阻率上升，已知要在n⁺非晶质Si欧姆膜4′与漏电极膜5之间、以及在n⁺非晶质Si欧姆膜4′与源电极膜6之间分别形成阻挡膜，并且作为该阻挡膜，通常使用Mo或Mo合金膜、或者是Ti或Ti合金膜(参照专利文献2)。

而且，通常漏电极膜5及源电极膜6多用纯铜膜，但纯铜膜相对玻璃、氧化铝或二氧化硅构成的陶瓷基板的密合性弱。为了提高相对于该陶瓷基板的密合性，还已知首先在陶瓷基板的表面形成含氧铜膜作为基底膜，在该含氧铜膜构成的基底膜上形成纯铜膜从而得到复合铜膜的技术(参照专利文献3)。在该复合铜膜中，通过含氧铜膜与陶瓷基板接触，能够提高对陶瓷基板的密合性。

如上所述，在薄膜晶体管的制备工序中，使得n^-非晶质Si半导体膜4表面的悬空键(dangling bond)与氢原子结合从而使之稳定的氢等离子体处理工序，是必要的工序。但是，如果进行该氢等离子体处理的话，由纯铜膜构成的漏电极膜和源电极膜对n⁺非晶质Si欧姆膜4′的密合性会降低。