[发明专利]缓冲存储器装置、存储器系统及数据传输方法

说明书

技术领域

本发明涉及缓冲存储器装置、存储器系统及数据传输方法，尤其涉及将从处理器输出的数据暂时保存在缓冲存储器中，将所保存的数据转出(清除：掃き出す/flush)到主存储器的缓冲存储器装置、存储器系统及数据传输方法。

背景技术

近年来，为了使从微处理器向主存储器的存储器访问高速化，例如，采用由SRAM(Static Random Access Memory：静态随机存取存储器)等构成的、能够快速动作的小容量的高速缓冲存储器(cache memory)。例如，将高速缓冲存储器配置在微处理器的内部或者其附近，将在主存储器中保存的数据的一部分存储在高速缓冲存储器中，由此能够使存储器访问高速化。

过去，公开了高速缓冲存储器具有用于暂时保存写入数据的缓冲存储器的一例即STB(Store Buffer：存储缓冲器)的技术(参照专利文献1)。

图18是表示现有的存储器系统的概况的框图。该图所示的存储器系统具有处理器310、主存储器320和高速缓存(cache)330。高速缓存330具有STB331。

在该图所示的存储器系统中，高速缓存330在向连续的地址进行写入数据的写入的情况下，将从处理器310发送来的写入数据合并，并暂时保存在STB331中。并且，高速缓存330将所保存的数据突发写入(burst write)到主存储器320中。

例如，假设主存储器320与高速缓存330之间的数据总线宽度为128字节。在此，说明处理器310将多个4字节的写入数据写入主存储器320内的连续的地址所表示的连续区域中的情况。高速缓存330将4字节的写入数据合并，并保存在STB331中。并且，在被保存在STB331中的数据的大小(size)达到128字节的情况下，高速缓存330将128字节的数据突发写入到主存储器320中。

如上所述，在现有的存储器系统中，将大小较小的写入数据合并，并且暂时保存，将通过合并而得到的大小较大的数据突发写入到主存储器中。由此，能够有效利用数据总线等，能够提高存储器传输效率。

现有技术文献

专利文献

专利文献1：日本特开2006-260159号公报

发明概要

发明要解决的问题

但是，根据上述现有技术存在以下所述的问题。

发出写请求的线程或者处理器等主机(master)有多个，在将来自多个主机的写入数据合并后保存的情况下，即，在属于多线程或者多处理器等多主机的情况下，对在缓冲存储器中保存的写入数据是基于由哪个主机发出的写请求的写入数据加以管理是很难的。另外，在由不同的主机执行相同线程的情况下等，将不能保持数据的一致性(coherence)。

如上所述，现有的存储器系统存在如下问题，即：对于将与由多个主机发出的写请求相对应的写入数据合并，并突发传输(burst transfer)所合并的写入数据的情况，不能适用。

发明内容

本发明就是为了解决上述问题而提出的，其目的在于，提供一种缓冲存储器装置、存储器系统及数据传输方法，能够适用于将多个写入数据突发写入的情况，而且提高数据的传输效率。

解决技术问题的手段

为了解决上述问题，本发明的缓冲存储器装置，按照由多个处理器中的各个处理器发出的包括写请求或者读请求的存储器访问请求，在所述多个处理器与主存储器之间传输数据，所述缓冲存储器装置具有：多个缓冲存储器，与所述多个处理器中的各个处理器分别对应，保存与由对应的处理器发出的写请求相对应的写入数据；存储器访问信息获取部，获取表示所述存储器访问请求的性质的存储器访问信息；判定部，判定由所述存储器访问信息获取部获取的存储器访问信息表示的性质是否满足预先设定的条件；以及控制部，在由所述判定部判定为所述存储器访问信息表示的性质满足所述条件的情况下，将在所述多个缓冲存储器之中、与所述条件相对应的缓冲存储器中保存的数据转出到所述主存储器。

由此，与多个处理器分别对应地设置缓冲存储器，而且根据规定的条件控制从缓冲存储器进行的数据的转出，由此能够容易进行从多个处理器输出的写入数据的管理、例如数据的一致性的保持等，并提高数据的传输效率。

具体地讲，本发明的缓冲存储器装置具有将写入数据合并的功能，设置进行合并用的缓冲存储器，将合并后的数据突发传输给缓冲存储器，由此提高数据的传输效率。此时，设定用于确定在哪个定时从缓冲存储器转出数据的条件，所以能够在必要时或者为了保持一致性而执行数据的转出，因而能够提高数据的传输效率。