[发明专利]在金属衬底上的半导体异质结构中具有应变沟道的功率MOSFET

权利要求书

1.一种场效应晶体管器件，具有覆于金属衬底上的异质结构半导体上的应变半导体沟道区，包括：

第一金属层；

第一半导体层，覆于所述第一金属层上，所述第一半导体层具有处于弛豫异质结构中的第一半导体材料和第二半导体材料，所述第一半导体层是重度掺杂的并且特征在于第一导电率；

第二半导体层，覆于所述第一半导体层上，所述第二半导体层具有处于弛豫异质结构中的所述第一半导体材料和所述第二半导体材料，所述第二半导体层具有比所述第一导电率低的第二导电率；

沟槽，延伸至所述第二半导体层中；

沟道区，具有靠近沟槽侧壁的所述第一半导体材料的应变层；

第二金属层，覆于所述第二半导体层上，

其中，所述沟道区中的导电的特征在于所述应变半导体层中的增强的载流子迁移率。

2.根据权利要求1所述的器件，其中，所述第一半导体层包括弛豫硅-锗(SiGe)异质结构。

3.根据权利要求2所述的器件，其中，所述第一半导体层包括大约20-30％的Ge。

4.根据权利要求2所述的器件，其中，所述第二半导体层包括弛豫SiGe结构。

5.根据权利要求2所述的器件，其中，所述沟道区包括应变硅层。

6.根据权利要求1所述的器件，其中，所述第一半导体层具有不大于大约3μm的厚度。

7.根据权利要求1所述的器件，其中，所述第一半导体层的特征在于1×10²⁰cm^-3或更高的掺杂浓度。

8.根据权利要求1所述的器件，其中，所述第一半导体层的特征在于1.0×10¹⁹cm^-3或更高的掺杂浓度。

9.根据权利要求1所述的器件，其中，所述第一半导体层的厚度在大约0.5μm至大约3μm之间。

10.根据权利要求1所述的器件，其中，所述第一和第二半导体层是外延层。

11.根据权利要求1所述的器件，其中，所述底部金属层具有足够的厚度以支撑MOSFET器件。

12.根据权利要求1所述的器件，其中，所述底部导体层具有大约30-100μm的厚度。

13.根据权利要求1所述的器件，其中，所述场效应晶体管器件包括沟槽栅极MOSFET，所述沟槽MOSFET进一步包括：

栅极介电层，衬于所述沟道区附近的沟槽侧壁；

栅电极，所述栅电极通过所述栅极介电层与所述沟道区隔离；

源极区，在侧面与所述沟槽中的栅电极的每一侧相接；

漏极区，包括所述重度掺杂的第一半导体层的至少一部分；

漂移区，覆于所述漏极区上；以及

本体区，在所述漂移区上延伸。

14.根据权利要求1所述的器件，其中，所述场效应晶体管器件包括屏蔽栅极沟槽MOSFET，所述屏蔽栅极沟槽MOSFET进一步包括：

屏蔽电介质，衬于所述沟槽的侧壁和底表面；

屏蔽电极，位于所述沟槽的下部中，所述屏蔽电极通过所述屏蔽电介质与所述第二半导体层隔离；

电极间电介质，覆于所述屏蔽电极上；

所述沟道区，靠近沟槽侧壁的上部；

所述栅极介电层，衬于所述沟道区附近的沟槽侧壁；以及

栅电极，位于所述电极间电介质上的沟槽的上部中，所述栅电极通过所述栅极电介质与所述沟道区隔离。

15.根据权利要求14所述的器件，其中，所述第二p型半导体层包括：

源极区，在侧面与所述沟槽中的栅电极的每一侧相接；

漏极区，包括所述重度掺杂的第一半导体层的至少一部分；

漂移区，覆于所述漏极区上；以及

本体区，在所述漂移区上延伸。