[发明专利]用于多位Σ-Δ模/数转换器中的抖动的方法及设备

说明书

相关申请案交叉参考

本申请案主张以下专利申请案的的优先权：菲利普·德瓦尔(Philippe Deval)、文森特·夸克皮克斯(Vincent Quiquempoix)及亚历山大·巴雷托(Alexandre Barreto)在2008年10月23日提出申请的共同拥有的序列号为61/107,820的美国临时专利申请案，其标题为“用于多位∑-Δ数/模转换器中的抖动的方法及设备(Method and Apparatus for Dithering in Multi-Bit Sigma-Delta Digital-to-Analog Converters)”且特此以引用的方式并入本文中；且与以下专利申请案有关：菲利普·德瓦尔、文森特·夸克皮克斯及亚历山大·巴雷托在2009年10月1日提出申请的共同拥有的序列号为12/571,892的美国临时专利申请案，其标题为“用于多位∑-Δ数/模转换器中的抖动的方法及设备(Method and Apparatus for Dithering in Multi-Bit Sigma-Delta Digital-to-Analog Converters)”。

技术领域

本发明涉及模/数转换器(ADC)，且更特定来说涉及一种具有多位(M位，M＞1)可变分辨率量化器的∑-ΔADC，所述可变分辨率量化器具有用于移除所述∑-ΔADC的数字输出中的不合意空闲音调的自动动态抖动。

背景技术

当今，模/数转换器(ADC)广泛用于消费型、医疗、工业等电子应用中。通常，ADC包含用于接收模拟输入信号且输出与所述模拟输入信号成比例的数字值的电路。此数字值通常呈并行字或串行数字位串流的形式。存在例如电压/频率转换、电荷重分布、Δ调制以及其它等许多类型的模/数转换方案。通常，这些转换方案中的每一者具有其优点及缺点。

已经历增加的使用的一种类型的模/数转换器(ADC)是∑-ΔADC(∑-Δ与Δ-∑在本文中将可互换使用)。∑-Δ调制器通常将模拟输入转换成“一”与“零”的数字串行串，其具有在与所述模拟输入成比例的时间上的平均振幅。与较早的Δ调制技术相比，∑-Δ调制通常实现高准确度及宽动态范围。∑-Δ调制通常称为经过取样转换器架构且通常免除Δ调制的较早不合意二阶效应中的一些效应。

每一∑-Δ调制器环路包含将模拟传入信号转换成数字输出代码的一个或一个以上量化器。对于∑-ΔADC，这些量化器为通常是1位ADC的低分辨率ADC(或比较器)。在此情况下，∑-Δ调制器称为1位调制器。如果量化器的输出具有高于1个位的分辨率，那么∑-Δ调制器称为多位调制器且∑-ΔADC称为多位∑-ΔADC。

在多位∑-ΔADC中，输出分辨率允许2个以上数字输出电平。如果可能输出电平的数目(nlev)为2的幂(举例来说，nlev＝2^M)，那么可将输出编码成M位字且调制器为多位M位调制器。然而，输出电平的数目(nlev)未必是2的幂(尤其是对于低数目的电平)，且在此情况下，调制器还可称为多位或多电平。举例来说，3电平调制器是非常普遍的。如果nlev为2的幂，那么可针对多电平调制器计算等效数目的位且其由以下公式给出：M＝log2(nlev)，其中M为等效位的数目。如果nlev并非2的幂，那么编码输出所需的位的最小数目为：M＝Floor(log2(nlev))。

在多电平(或多位)∑-ΔADC中，量化器通常为快闪ADC，其由与置于(nlev-2k)/(nlev-1)*Vref处的等距比较阈值平行的nlev-1比较器构成，其中k为介于1与(nlev-1)之间的整数，假定用温度计译码对nlev个位上的输出进行了译码。在所述情况下，相异输出电平的数目为nlev，可将其译码成Floor(log2(nlev))个位的最小值。举例来说，3电平调制器量化器可以是由具有+Vref/2及-Vref/2的阈值的两(2)个比较器构成的快闪ADC且可将3电平输出字编码成Foor(log2(3))＝2个位。阈值的布局还确保均匀量化，其最小化在整个输入范围上的量化误差平均值。在典型的快闪ADC实施方案中，每一比较器具有其自身的用于确定其相关联电压阈值的切换式电容器输入级及快闪比较器的输出处的用于产生到∑-Δ调制器环路数/模转换器(DAC)的数字字的温度计/二进制编码器及数字信号输出抽取滤波器。

如果提供某一周期或直流(DC)输入，那么在连续模式中工作的所有∑-Δ调制器在其输出处产生空闲音调。这些空闲音调是由于量化过程所致且在∑-Δ调制器架构的设计中是固有的。