[发明专利]利用平版印刷术及间隔物形成图案的方法

说明书

技术领域

本发明涉及利用平版印刷术及间隔物形成图案的方法。

背景技术

存在需要形成具有极短间距的重复图案的众多应用。举例来说，集成电路制造可包括形成存储器存储单元(即，NAND单位单元、动态随机存取[DRAM]单位单元、交叉点存储器单位单元等)的重复图案。

集成电路制造可包括在半导体衬底上方形成图案化掩模，继之以借助一次或一次以上蚀刻将图案从所述掩模转印到所述衬底中。赋予到所述衬底中的图案可用以形成集成电路的个别组件。

集成电路制造的持续目标为增大集成电路密度，且因此减小个别集成电路组件的大小。因此，存在形成具有不断增大的个别特征密度的图案化掩模的持续目标。在图案化掩模包含重复特征图案的情况下，存在以较高密度(或换句话说，减小的间距)形成重复图案的持续目标。

将需要开发形成图案的新方法，其使得能够以高密度形成重复图案。

附图说明

图1到图9为实例实施例的各工艺阶段处所展示的半导体晶片构造的一部分的图解横截面图。

图10到图17为另一实例实施例的各工艺阶段处所展示的半导体晶片构造的一部分的图解横截面图。

具体实施方式

一些实施例包括利用两个离散平版印刷步骤形成重复图案的方法。所述平版印刷步骤中的每一者具有可利用所述步骤的特定平版印刷技术获得的最小特征大小。举例来说，如果平版印刷步骤为光刻步骤，则可由在所述光刻术期间所利用的波长指定最小特征大小。

两个离散平版印刷步骤的利用使重复图案能够以比可由单独利用的任一平版印刷步骤实现的间距小的间距形成。可通过利用邻近于以平版印刷方式形成的特征提供的间隔物来进一步减小所述重复图案的所述间距。

参看图1到图17来描述实例实施例。

参看图1，其说明半导体构造10的一部分。半导体构造10包含基底12及处于所述基底上方的材料14。

基底12可对应于半导体晶片，例如单晶硅晶片。

材料14表示待图案化以形成集成电路的材料。材料14可为电绝缘材料(例如，可包含氮化硅、二氧化硅等中的一者或一者以上)、导电材料(例如，可包含各种金属、含金属组合物、以导电方式掺杂的半导体材料等中的一者或一者以上)或半导电材料(例如，硅、锗等)。虽然仅单一材料14被展示为由基底12支撑，但在一些实施例中，在图1的处理阶段处，可由所述基底支撑多种材料。举例来说，如果需要在基底12上方形成NAND单位单元，则可存在堆叠于基底12上方的多种栅极材料；其中所述栅极材料最终同时经图案化以形成由基底12支撑的多个栅极构造。作为另一实例，如果需要形成交叉点存储器，则可存在堆叠于基底12上方的多种材料；其中所述材料最终同时经图案化以形成跨越基底12延伸的多条线。作为又一实例，如果需要形成DRAM，则可存在堆叠于基底12上方的多种材料；其中所述材料最终同时经图案化以形成跨越基底12延伸的多条字线及/或位线。

在一些实施例中，可省略材料14，且掩蔽图案(下文参看图8论述)可直接形成于基底12的半导体材料上。所述掩蔽图案接着可用以界定随后蚀刻到基底12中的开口的位置。

基底12及材料14可一起称作半导体衬底。术语“半导电衬底”及“半导体衬底”意指包含半导电材料的任何结构，包括(但不限于)例如半导电晶片等块状半导电材料(单独地或呈其上包含其它材料的组合件的形式)及半导电材料层(单独地或呈包含其它材料的组合件的形式)。术语“衬底”指代任何支撑结构，包括(但不限于)上文描述的半导电衬底。

参看图2，以平版印刷方式在材料14上方形成第一组掩蔽特征16。举例来说，所述第一组掩蔽特征可包含光致抗蚀剂，且可通过光刻处理来形成。具体地说，光致抗蚀剂层可形成于材料14上方，且接着暴露于光化辐射及适当显影剂以留下特征16的所说明图案。或者，可通过例如压印平版印刷术等其它平版印刷方法形成掩蔽特征16。可将所述掩蔽特征16称作第一掩蔽特征以将其与在后续处理中形成的其它掩蔽特征加以区别。

所述个别掩蔽特征16中的每一者包含约3x的宽度，其中“x”为将最终赋予从特征16形成的结构的重复图案的尺寸(其中所述结构参看图8来展示并描述)。所述掩蔽特征可经形成以使得宽度3x对应于可借助用以形成所述掩蔽特征的平版印刷方法实现的最小宽度，且在一些实施例中所述宽度可为约30纳米到约60纳米。

掩蔽特征16通过间隙18彼此间隔。可将所述间隙称作第一间隙以将其与随后形成的其它间隙加以区别。所述第一间隙具有约5x的宽度。