[发明专利]低压自校准CMOS峰值检测器

权利要求书

1.一种电路装置(100)，包含：

-具有第一输入端(+)和第二输入端(-)的第一比较器(122)，当所述第一和第二输入端(+、-)短路时，所述第一比较器具有第一输入偏移电压(V′off1)；

-具有第三输入端(+)和第四输入端(-)的第二比较器(128)，当所述第三和第四输入端(+、-)短路时，所述第二比较器具有第二输入偏移电压(V′off2)；

-具有第五输入端(+)和第六输入端(-)的第三比较器(130)，当所述第五和第六输入端(+、-)短路时，所述第三比较器具有第三输入偏移电压(V′off3)；

其中，

-所述第三比较器(130)被配置在第一状态(I′)，用于补偿所述第一和第二输入偏移电压(V′off1，V′off2)和使由所述第三输入偏移电压(V′off3)所产生的偏移误差最小；和

-所述第二比较器(128)被配置在第二状态(II′)，用于基于第一状态(I′)补偿第一输入偏移电压(V′off1)，所述第二状态(II′)跟随在所述第一状态(I′)之后；

-所述第一、第二和第三比较器(122、128、130)的每一个具有一起耦合到高阻抗节点(J′)的输出。

2.根据权利要求1所述的电路装置(100)，其中在所述第一状态(I′)期间：

-所述第一比较器(122)配置为在开环方式下工作，并且所述第一和第二输入端(+、-)短路且由参考电压(V′ref)供电；

-所述第二比较器(128)配置为在开环方式下工作，并且所述第三和第四输入端(+、-)短路且由所述参考电压(V′ref)供电；

-所述第三比较器(130)配置为在闭环方式下工作，且比较由所述参考电压供电的所述第五输入端(+)和耦合到高阻抗节点(J′)的第六输入端(-)。

3.根据权利要求2所述的电路装置(100)，其中当所述第六输入端(-)的第一电压值(V′n3)达到了所述第五输入端(+)的所述参考电压(V′ref)时，所述第三比较器(130)的比较结果存储在第一存储器元件(132)中。

4.根据权利要求3所述的电路装置(100)，其中在所述第二状态(II′)期间：

-所述第一比较器(122)配置为在开环方式下工作，并且所述第一和第二输入端(+、-)短路且由所述参考电压(V′ref)供电；

-所述第二比较器(128)配置为在闭环方式下工作，且比较由所述参考电压(V′ref)供电的所述第四输入端(+)和由电源电压(Vdd)经过开关元件(126)供电的输入端(-)；

-所述第三比较器(130)配置为在开环方式下工作，且比较由所述参考电压(V′ref)供电的所述第五输入端和由所述第一电压值(V′n3)供电的所述第六输入端(-)。

5.根据权利要求4所述的电路装置(100)，其中当所述第四输入端(+)的第二电压值(V′n2)达到了所述第三输入端(+)的所述参考电压(V′ref)时，所述第二比较器(128)的比较结果存储在第二存储器元件(124)中。

6.根据权利要求5所述的电路装置(100)，其中在第三状态(III′)期间：

-所述第一比较器(122)配置为在开环方式下工作，比较由所述参考电压(V′ref)供电的所述第一输入端(+)和由所述电路装置(100)的输出电压(V′out)供电的所述第二输入端(-)，所述输出电压(V′out)等于或接近所述第二电压值(V′n2)；

-所述第二比较器(128)配置为在开环方式下工作，且比较由所述参考电压(V′ref)供电的所述第四输入端(+)和由所述第二电压值(V′n2)供电的所述输入端(-)；

-所述第三比较器(130)配置为在开环方式下工作，且比较由所述参考电压(V′ref)供电的所述第五输入端(+)和由所述第一电压值(V′n3)供电的所述第六输入端(-)。

7.根据权利要求4到7的任何一个所述的电路装置(100)，其中所述开关元件(126)是由所述高阻抗节点(J′)驱动的门控开关装置。

8.根据前述权利要求的任何一个所述的电路装置(100)，其中所述第一输入端(+)进一步由时变输入电压(Vin)供电。