[发明专利]具有一体式导通孔及导通孔端子的半导体衬底以及相关联系统及方法

说明书

技术领域

一般来说，本发明针对具有单一导通孔及导通孔端子的半导体衬底以及相关联系统及方法。

背景技术

包含存储器芯片、微处理器芯片及成像器芯片的经封装半导体裸片通常包含安装到衬底且装纳于塑料保护覆盖物中的半导体裸片。所述裸片包含若干功能性特征，例如，存储器单元、处理器电路、成像器装置及互连电路。所述裸片还通常包含电耦合到所述功能性特征的接合垫。所述接合垫电连接到在所述保护覆盖物外部延伸的引脚或其它类型的端子以用于将所述裸片连接到总线、电路及/或其它微电子组合件。

市场压力不断地驱动制造商减小半导体裸片封装的大小且增加此类封装的功能性能力。用于实现这些结果的一种方法是在单一封装中堆叠多个半导体裸片。此种封装中的裸片通常通过电耦合所述封装中的一个裸片的接合垫而与所述封装中的其它裸片的接合垫互连。

已使用各种方法来使多裸片封装内的裸片电互连。一种现有方法是使用直接连接于相邻裸片的接合垫之间的焊料球。另一方法是熔融相邻裸片的接合垫上的“凸块”。然而，前述过程可具有数个缺点。举例来说，前述结构通常需要许多步骤来形成导通孔、导通孔中的导电材料及在经堆叠裸片之间形成连接的接合垫或其它连接结构。所述步骤中的每一者均花费时间且相应地增加制造经封装装置的成本。另外，在至少一些情况下，所述过程中的每一者可使裸片的温度升高，此可消耗分配给所述封装以用于处理的总热预算的显著部分。因此，仍需要用于使半导体封装内的裸片互连的经改进技术。

附图说明

图1是根据本发明的实施例配置的封装的部分示意性侧面横截面图。

图2A到2I是经历根据本发明的实施例的处理的半导体衬底的部分示意性侧面横截面图。

图2J是根据本发明的特定实施例堆叠的两个半导体衬底的部分示意性侧面横截面图。

图2K是根据本发明的另一实施例堆叠的两个半导体衬底的部分示意性侧面横截面图。

图3A到3F是根据本发明的进一步实施例用于形成具有若干形状的半导体衬底端子的代表性方法的部分示意性侧面横截面图。

图4是根据本发明的特定实施例用于将保护层安置于半导体衬底上的过程的部分示意性侧面横截面图。

图5是可包含根据本发明的数个实施例配置的一个或一个以上封装的系统的示意性图解说明。

具体实施方式

下文参照经封装半导体装置及组合件以及用于形成经封装半导体装置及组合件的方法描述本发明的数个实施例。下文描述关于半导体裸片的某些实施例的许多细节。全文使用术语“半导体裸片”来包含各种制品，包含(例如)个别集成电路裸片、成像器裸片、传感器裸片及/或具有其它半导体特征的裸片。可使用下文所述过程中的数个过程来将个别裸片连接到另一个别裸片，或将个别裸片连接到晶片或晶片的一部分，或将晶片或晶片的一部分接合到另一晶片或晶片的一部分。晶片或晶片部分(例如，晶片形式)可包含未经单个化的晶片或晶片部分或经重新组装的载体晶片。所述经重新组装的载体晶片可包含粘合剂材料(例如，柔性粘合剂)，其由具有与未经单个化的晶片的形状相当的外围形状的大体刚性框架环绕，其中经单个化的元件(例如，裸片)由所述粘合剂承载。全文使用术语“半导体衬底”来包含前述配置中的任一者中的前述制品。

在图1到5中及以下文字中陈述某些实施例的许多具体细节以提供对这些实施例的透彻理解。数个其它实施例可具有不同于本发明中所述的那些配置、组件及/或过程的配置、组件及/或过程。因此，所属领域的技术人员将了解，可在不借助图1到5中所示的实施例的数个细节及/或特征及/或借助额外细节及/或特征的情况下实践额外实施例。

图1是包含根据本发明的实施例配置的半导体封装106的半导体组合件100的部分示意性侧面横截面图。封装106可包含支撑部件102，所述支撑部件承载彼此电互连且机械互连的多个半导体衬底(例如，半导体裸片101)。相应地，半导体裸片101中的每一者可包含连接到相邻裸片101的对应裸片端子110的裸片端子110。支撑部件102可包含连接到半导体裸片101中的一者或一者以上的裸片端子110的支撑部件端子107。支撑部件端子107经由在支撑部件102内部的线连接到封装端子104。整个封装106(或封装106的若干部分)可由囊封剂103环绕以保护半导体裸片101及裸片101之间的相关联连接，而封装端子104保持暴露以将封装106连接到外部装置，例如印刷电路板及/或其它电路元件。以下论述描述用于使相邻裸片101彼此连接的端子110的额外特征，及用于形成此类端子的相关联方法。