[发明专利]具有刻面硅化物接触的半导体器件和相关制造方法

权利要求书

1.一种制造半导体器件(200，300)的方法，所述方法包含：

提供具有半导体材料(102)的层的衬底(100)；

建造覆盖所述半导体材料(102)的层的栅极结构(112，128)；

毗邻所述栅极结构(112，128)在所述半导体材料(102)的层中形成缺口(202)；以及

用填充剂半导体材料(205，302)至少部分填充所述缺口(202)，以在所述缺口(202)中形成刻面形半导体区域(206，304)。

2.根据权利要求1所述的方法，其中至少部分填充所述缺口(202)包含在所述缺口(202)中外延生长所述填充剂半导体材料(205，302)。

3.根据权利要求2所述的方法，其中外延生长所述填充剂半导体材料(205，302)是在促进刻面形半导体区域(206，304)的形成的生长条件下进行的。

4.根据权利要求3所述的方法，其中：

所述半导体器件(300)是PMOS晶体管器件；

在所述半导体材料(102)的层中形成缺口(202)带来对应于所述半导体材料(102)的所述{110}平面的暴露的缺口表面(204)；

外延生长所述填充剂半导体材料(302)是在促进对其{111}平面的相对较高的所述填充剂半导体材料(302)的生长率，而对其{110}平面的相对较低的所述填充剂半导体材料{302}的生长率的生长条件下进行的；以及

所述刻面形半导体区域(304)包含相对于所述衬底(100)指向下的刻面区域(306)。

5.根据权利要求4所述的方法，其中外延生长所述填充剂半导体材料(302)是在相对较低的生长温度下进行的。

6.根据权利要求5所述的方法，其中外延生长所述填充剂半导体材料(302)是在约500-580摄氏度范围内的生长温度下进行的。

7.根据权利要求3所述的方法，其中：

所述半导体器件(200)是PMOS晶体管器件；

在所述半导体材料(102)的层中形成缺口(202)带来对应于所述半导体材料(102)的所述{110}平面的暴露的缺口表面(204)；

外延生长所述填充剂半导体材料(205)是在促进对其{111}平面的相对较高的所述填充剂半导体材料(205)的生长率，而对其{110}平面的相对较低的所述填充剂半导体材料{205}的生长率的生长条件下进行的；以及

所述刻面形半导体区域(206)包含相对于所述衬底(100)朝向上的刻面区域(208)。

8.根据权利要求7所述的方法，其中外延生长所述填充剂半导体材料(205)是在相对较高的生长温度下进行的。

9.根据权利要求8所述的方法，其中外延生长所述填充剂半导体材料(205)是在约600-650摄氏度范围内的生长温度下进行的。

10.根据权利要求1所述的方法，其中至少部分填充所述缺口(202)包含在所述缺口中原地外延生长掺杂半导体材料(205，302)。

11.根据权利要求1所述的方法，进一步包含在至少部分填充所述缺口(202)之后，在所述刻面形半导体区域(206，304)上形成硅化物接触区域(210，308)。

12.根据权利要求1所述的方法，其中至少部分填充所述缺口(202)包含用应力感生半导体材料(205，302)至少部分填充所述缺口(202)。

13.一种制造半导体器件(400)的方法，所述方法包含：

提供具有半导体材料(102)的层的衬底(100)；

建造覆盖所述半导体材料(102)的层的栅极结构(112，128)；

毗邻所述栅极结构(112，128)在所述半导体材料(102)的层中形成刻面形缺口(402)；以及

在所述刻面形缺口(402)的暴露表面(404)上形成硅化物接触区域(406)。

14.根据权利要求13所述的方法，其中形成刻面形缺口(402)包含以相对较低的速率蚀刻所述半导体材料(102)的所述{111}平面，而以相对较高的速率蚀刻所述半导体材料(102)的所述{100}平面。