[发明专利]用于确定参考时钟频率和/或锁定环路振荡器的方法、算法、电路和系统

权利要求书

1.一种用于检测参考时钟的频率的电路，所述电路包括：

时钟计数器，配置成关于休眠时钟的预定部分对所述参考时钟的循环数量进行计数从而提供参考时钟循环计数；

频率估算器，配置成基于所述参考时钟循环计数来对所述参考时钟的频率进行估算；以及

频率选择器，配置成从多个允许频率中选择与估算的参考时钟频率最为接近的频率。

2.根据权利要求1的电路，其中所述频率选择器包括存储器，所述存储器配置成存储所述多个允许频率。

3.根据权利要求2的电路，其中所述频率选择器还包括比较器，所述比较器配置成将所述最为接近的频率与至少所述多个允许频率的子集进行比较。

4.根据权利要求1的电路，其中所述休眠时钟是外部休眠时钟，并且所述电路还包括输入，所述输入配置成将所述外部休眠时钟提供给所述电路。

5.根据权利要求4的电路，其中所述休眠时钟具有不大于约1％的预定精确性。

6.根据权利要求1的电路，其中所述休眠时钟是内部休眠时钟，并且所述电路还包括输入，所述输入配置成将所述内部休眠时钟提供给所述电路。

7.根据权利要求6的电路，还包括解码器，所述解码器配置成对多个编码器输入进行解码，所述解码器配置成基于所述编码器输入的状态或值来选择多个允许频率组中的一个允许频率组，其中每个允许频率组包括所述多个允许频率的子集。

8.根据权利要求7的电路，其中所述多个编码器输入对至少四个允许频率组进行编码，并且每个所述允许频率组包括至少两个允许频率。

9.根据权利要求7的电路，其中所述频率选择器配置成从所选择的允许频率组中选择与所述估算的参考时钟频率最为接近的频率。

10.根据权利要求7的电路，其中所述休眠时钟的预定精确性不大于约25％。

11.根据权利要求1的电路，还包括锁相环(PLL)，所述锁相环配置成使用所述最为接近的频率作为初始频率来锁定至所述参考频率上。

12.一种确定参考时钟的频率的方法，所述方法包括：

关于休眠时钟的预定部分对所述参考时钟的循环数量进行计数，从而提供参考时钟循环计数；

基于所述参考时钟循环计数和所述休眠时钟的频率来对所述参考时钟的频率进行估算；以及

从多个允许频率中选择与估算的参考时钟频率最为接近的频率。

13.根据权利要求12的方法，还包括向锁相环(PLL)提供所述最为接近的频率，并使用所述最为接近的频率来将所述锁相环锁定至所述参考时钟。

14.根据权利要求12的方法，其中所述休眠时钟的预定部分包括所述休眠时钟的整数个循环或阶段。

15.根据权利要求12的方法，还包括将所述多个允许频率编程入存储器中。

16.根据权利要求12的方法，其中所述休眠时钟是外部的，并且所述休眠时钟的预定精确性不大于约1％。

17.根据权利要求12的方法，其中所述休眠时钟是内部的，并且所述方法还包括将多个编码器输入进行解码以选择多个允许频率组中的一个允许频率组，其中每个允许频率组包括所述多个允许频率的子集。

18.根据权利要求17的方法，其中所述最为接近的频率选自所选择的允许频率组。

19.根据权利要求17的方法，其中所述多个编码器输入对至少四个允许频率组进行编码。

20.根据权利要求17的方法，其中所述休眠时钟的预定精确性不大于约25％。