[发明专利]半导体器件和这种器件的制造方法

权利要求书

1.一种半导体器件，包括衬底(40)，

所述衬底包括：

掺杂有第一导电类型掺杂剂的第一区域(18)和第二区域(16)，以及位于所述第一掺杂区域和所述第二掺杂区域之间的、掺杂有与第一导电类型相反导电类型掺杂剂的第三区域(42)，所述第三区域由电介质层(20)覆盖，

所述衬底(40)还包括在所述第三区域(42)和所述第二区域(16)之间横向延伸的多个沟槽(12)，所述沟槽填充有绝缘材料并且具有预定深度，并且通过有源条带(14)间隔开，所述有源条带包括深度不超过所述预定深度的掺杂分布，其中每一个沟槽(12)通过衬底部分(26)与所述第三区域(42)间隔开，使得所述衬底部分(26)和所述沟槽(12)之间的各个边界没有由所述电介质层(20)覆盖。

2.根据权利要求1所述的半导体器件，其中所述第一区域包括源极区，所述第二区域包括漏极区，以及所述第三区域包括沟道区，其中所述有源条带(14)和相应的衬底部分(26)共同形成所述沟道区(42)和所述漏极区(16)之间的漏极延伸区。

3.根据权利要求1或2所述的半导体器件，其中所述第三区域(42)和所述边界之间的距离不超过所述有源条带(14)的宽度。

4.根据权利要求1至3中任一项所述的半导体器件，其中有源条带(14)的宽度不超过对于所述有源条带(14)的掺杂分布的掺杂浓度的一维耗尽宽度。

5.根据权利要求1至4中任一项所述的半导体器件，其中所述电介质层(20)包括将所述第三掺杂区域(42)上的第一层区域(52)与所述沟槽(12)和有源条带(41)上的第二层区域(54)间隔开的孔洞(56)，所述孔洞(56)与相应衬底部分(26)和所述沟槽(12)之间的边界重叠。

6.根据权利要求1至5中任一项所述的半导体器件，其中所述绝缘材料具有至少为1的介电常数。

7.根据权利要求1至6中任一项所述的半导体器件，其中所述有源条带(14)是锥形的。

8.一种集成电路，包括根据权利要求1至7中任一项所述的半导体器件。

9.一种制造半导体器件的方法，包括：

分别在衬底(40)中形成掺杂有第一导电类型掺杂剂的第一区域(18)和第二区域(42)、以及第三区域(16)，所述第三区域位于所述第一区域和所述第二区域之间、并且掺杂有与第一导电类型相反导电类型的掺杂剂，

在衬底(40)中形成多个在所述第三掺杂区域(42)和所述第二掺杂区域(16)之间横向延伸的沟槽(12)，所述沟槽具有预定的深度、并且限定出所述沟槽之间的多个有源条带(14)，每一个所述沟槽(12)通过衬底部分(26)与沟道区域(42)相间隔开；

用绝缘材料填充所述沟槽(12)；

在所述有源条带(14)中形成相应的掺杂分布，每一个掺杂分布均具有不超过所述预定深度的深度；以及

在所述第三掺杂区域(42)上形成电介质层(20)，使得所述衬底部分(26)和所述沟槽(12)之间的各个边界没有由所述电介质层(20)覆盖。

10.根据权利要求9所述的方法，其中所述第三掺杂区域(42)和所述横向延伸沟槽(12)之间的距离不超过所述有源条带(14)的宽度。

11.根据权利要求10所述的方法，其中所述有源条带(14)的宽度不超过其中掺杂分布的一维耗尽宽度。

12.根据权利要求9至11中任一项所述的方法，其中形成电介质层(20)的步骤包括形成包括孔洞(56)的电介质层，所述孔洞覆盖所述衬底部分(26)和所述沟槽(12)之间的各个边界，所述孔洞将所述第三掺杂区域(42)上的第一层区域(52)与所述沟槽(12)和所述有源条带(14)上的第二层区域(54)相间隔开。

13.根据权利要求12所述的方法，其中所述第一层区域(52)与所述第二层区域(54)断开。

14.根据权利要求9至13中任一项所述的方法，其中所述有源条带(14)是锥形的。