[发明专利]具有用键合层接合到其上的金属柱的微电子衬底

权利要求书

1.一种互连元件，包括：

具有表面和在所述表面上暴露的多个金属导电元件的衬底；

覆盖在所述导电元件中的相应的导电元件上并从该相应的导电元件突出的多个固体金属柱；以及

设置于所述柱和所述导电元件之间并提供所述柱和所述导电元件之间的导电互连的金属间层。

2.根据权利要求1所述的互连元件，其中所述柱具有与所述金属间层相邻的基部，其中所述柱的基部与所述金属间层对齐。

3.根据权利要求1所述的互连元件，其中所述金属间层的熔化温度高于最初提供的用于形成金属间层的键合层的熔化温度。

4.根据权利要求1所述的互连元件，其中所述金属间层包括从锡、锡-铜、锡-铅、锡-锌、锡-铋、锡-铟、锡-银-铜、锡-锌-铋和锡-银-铟-铋构成的锡金属组中选择的至少一种金属。

5.根据权利要求1所述的互连元件，其中至少一个柱具有基部、在距所述基部一高度处远离所述基部的尖端以及所述基部和所述尖端之间的腰部，所述尖端具有第一直径，所述腰部具有第二直径，其中所述第一和第二直径之间的差异大于所述柱的高度的25％。

6.根据权利要求1所述的互连元件，其中所述柱在所述金属间层上方沿垂直方向延伸，所述柱的边缘从所述柱的尖端到所述柱的基部相对于垂直方向连续弯曲。

7.根据权利要求1所述的互连元件，其中所述柱在所述金属间层上方沿垂直方向延伸，至少一个柱包括具有第一边缘的第一蚀刻部分以及所述第一蚀刻部分和所述金属间层之间的至少一个第二蚀刻部分，所述第一边缘具有第一曲率半径，所述第二蚀刻部分具有第二边缘，所述第二边缘具有与所述第一曲率半径不同的第二曲率半径。

8.根据权利要求1所述的互连元件，其中所述衬底包括电介质元件，所述导电元件暴露于所述电介质元件的表面上。

9.根据权利要求1所述的互连元件，其中所述衬底包括微电子元件，所述微电子元件包括半导体芯片，所述导电元件暴露于所述微电子元件的表面上。

10.一种制造微电子互连元件的方法，包括：

(a)将片状导电元件接合到其上具有至少一个布线层的衬底的暴露导电元件；以及

(b)对所述片状元件进行减成式构图以形成多个从所述导电元件沿第一方向突出的导电柱，其中所述片状元件通过导电键合层与所述电介质元件的导电元件接合，对所述片状元件进行减成式构图的所述步骤包括(i)相对于所述键合层选择性蚀刻所述片状元件，直到暴露所述键合层的部分，以及(ii)去除所述键合层的暴露部分。

11.根据权利要求10所述的方法，其中所述键合层包括锡或铟中的至少一种。

12.根据权利要求10所述的方法，其中所述片状元件包括箔、覆盖在所述箔的表面上的蚀刻阻挡层以及覆盖在所述蚀刻阻挡层远离所述第一金属的表面上的导电键合层，其中所述箔包括第一金属，步骤(a)包括将所述键合层接合到所述导电元件，且步骤(b)还包括相对于所述蚀刻阻挡层选择性地蚀刻所述箔，直到暴露所述蚀刻阻挡层的部分，去除所述蚀刻阻挡层的暴露部分并去除所述导电柱之间的键合层的部分。

13.根据权利要求10所述的方法，其中所述片状元件包括箔和覆盖在所述箔表面上的导电键合层，其中所述箔包括第一金属，步骤(a)包括使所述键合层与所述导电元件接合，步骤(b)还包括相对于所述键合层选择性蚀刻所述箔，直到暴露所述键合层的部分，以及去除所述键合层的暴露部分。

14.根据权利要求13所述的方法，其中所述键合层为第一键合层，所述方法还包括将所述第一键合层与所述导电元件上的第二键合层接合。

15.根据权利要求14所述的方法，其中所述第一和第二键合层的材料是不同的。

16.根据权利要求15所述的方法，其中所述第一和第二键合层之一包括锡和金，所述第一和第二键合层中的另一个包括银和铟。

17.根据权利要求12所述的方法，其中使用蚀刻剂执行步骤(b)，所述箔基本由第一金属构成，所述蚀刻阻挡层基本由不受所述蚀刻剂腐蚀的蚀刻阻挡层构成。

18.根据权利要求17所述的方法，其中所述第一金属包括铜，所述蚀刻阻挡层基本由镍构成。