[发明专利]卡主机LSI和具有该卡主机LSI的设置机器

权利要求书

1.一种卡主机LSI，具有控制多个可移动卡或作为嵌入模块的卡模块的功能，其中，

该卡主机LSI具备：

M个卡主机I/F，能与N位的卡模块对应，被从所述卡主机LSI外部进行控制，其中的N为1以上的整数，M为2以上的整数；

M个卡总线端子，分别与所述M个卡主机I/F对应，分别与所述卡主机LSI外部的M个卡总线连接；和

桥电路，设置在所述M个卡主机I/F与所述M个卡总线端子之间，对所述M个卡主机I/F与所述M个卡总线端子之间的信号线连接关系进行设定，

所述桥电路，接受表示是否是控制(M×N)位的卡模块的(M×N)位模式的使能信号，在所述使能信号表示(M×N)位模式时，将所述信号线连接关系设定为：连接该(M×N)位的卡模块的卡总线所对应的第1卡主机I/F与此外的卡主机I/F协调动作从而能控制该(M×N)位的卡模块的状态。

2.根据权利要求1所述的卡主机LSI，其中，

所述卡总线各自作为信号线具备用于收发数据的数据线、用于指令的发送和响应的接收的指令线、用于发送时钟的时钟线，

所述桥电路，在所述使能信号表示(M×N)位模式时，将所述信号线连接关系设定为：从所述第1卡主机I/F以外的卡主机I/F输出的时钟及指令不传达至所述卡总线的状态。

3.根据权利要求1所述的卡主机LSI，其中，

所述卡总线各自作为信号线具备用于收发数据的数据线、用于指令的发送和响应的接收的指令线、用于发送时钟的时钟线，

所述桥电路，在所述使能信号表示(M×N)位模式时，将所述信号线连接关系设定为：来自该(M×N)位的卡模块的响应不仅返回至所述第1卡主机I/F还返回至此外的卡主机I/F的状态。

4.根据权利要求1所述的卡主机LSI，其中，

所述M个卡主机I/F各自具备响应判断电路，该响应判断电路判断响应相对于指令的正当性，

在(M×N)位模式时，对于所述第1卡主机I/F以外的卡主机I/F，使所述响应判断电路的功能无效。

5.根据权利要求1所述的卡主机LSI，其中，

在(M×N)位模式时，对于所述第1卡主机I/F以外的卡主机I/F，设定为仅能通知所发生的中断之中的与发送数据相关的差错中断。

6.根据权利要求1所述的卡主机LSI，其中，

所述卡总线各自作为信号线具备用于收发数据的数据线、用于指令的发送和响应的接收的指令线、用于发送时钟的时钟线，

所述桥电路，在所述使能信号表示(M×N)位模式时，将所述信号线连接关系设定为：表示该(M×N)位的卡模块状况的状况信息不仅返回至所述第1卡主机I/F还返回至此外的卡主机I/F。

7.根据权利要求1所述的卡主机LSI，其中，

具备：主机I/F，接受来自所述卡主机LSI外部的控制信号；和

位变换电路，设置在所述主机I/F与所述M个卡主机I/F之间，

所述位变换电路，接受所述使能信号，在该使能信号表示(M×N)位模式时，针对经由所述主机I/F写入所述M个卡主机I/F的数据进行位排列的变换，使得所述第1卡主机I/F和此外的卡主机I/F协调动作从而能对(M×N)位的卡模块进行数据写入。

8.根据权利要求1所述的卡主机LSI，其中，

具备保存所述使能信号的使能寄存器。

9.根据权利要求8所述的卡主机LSI，其中，

具备在该卡主机LSI的电源起动时进行起动的高速起动顺序控制器，

该高速起动顺序控制器，判定(M×N)位的卡模块是否已与该卡主机LSI连接，在已连接时，将所述使能寄存器中所保存的所述使能信号设定为表示(M×N)位模式。

10.根据权利要求9所述的卡主机LSI，其中，

所述高速起动顺序控制器，在(M×N)位的卡模块与该卡主机LSI连接并且其他的卡模块也与该卡主机LSI连接时，将所述使能寄存器中所保存的所述使能信号设定为不表示(M×N)位模式。

11.根据权利要求1所述的卡主机LSI，其中，

在所述卡主机LSI中，M＝2。