[发明专利]用于多电平单元存储器的数据路径,用于存储的方法及用于利用存储器阵列的方法

说明书

技术领域

本发明的实施例大体来说涉及半导体存储器，且具体来说，在所图解说明实施例中的一者或一者以上中，涉及具有用于每存储器单元存储多于一个二进制数字的数字信息的数据路径的半导体存储器。

背景技术

传统上使用半导体存储器系统(例如，存储器装置)的每一存储器单元来存储一个二进制数字(“位”)的数字信息。为存储大量数字信息而使用大存储器单元阵列。每单元一个位的传统方法呈现的一个挑战为不断缩小存储器阵列的大小以在不显著地增加存储器系统的整体大小的情况下增加所述存储器的容量。减小阵列大小的实例性方法曾为设计占用较小面积的存储器单元及减小所述存储器单元之间的距离以增加存储器单元密度及容量。然而，随着存储器单元的特征大小变得越来越小，制作存储器的复杂性增加，从而导致增加的制造成本。

增加存储器容量的相对新近方法曾为设计用于在每一存储器单元中存储多个数字信息位的存储器单元及支持电路。举例来说，不是存储一个数字信息位(其曾为传统方法)而是由一存储器单元存储两个数字信息位。通过具有可准确地存储、读取及写入四个不同存储器状态的存储器单元及读取/写入电路实现对两个数字信息位的存储。所述四个存储器状态中的每一者表示两个信息位(即，00、01、10及11)的不同组合。相比之下，传统每单元一个位的方法需要可准确地存储、读取及写入两个不同存储器状态的存储器单元及读取/写入电路，每一不同存储器状态表示0或1。对用于存储多于两个存储器状态的存储器单元的使用可适用于不同类型的存储器，举例来说，可适用于易失性存储器(例如，DRAM)及非易失性存储器(例如，快闪存储器)两者。

沿使用存储器单元来存储多于两个存储器状态的当前轨迹推算，以使用两个不同存储器状态存储一个数字信息位开始且演进为使用四个不同存储器状态存储两个数字信息位，可通过使用八个不同存储器状态存储三个数字信息位且可使用十六个不同存储器状态存储四个数字信息位。如此实例所图解说明，每存储器单元存储器状态的数目为2的幂，且所得的每单元所存储的位数目为存储器状态数目的二进制算法。

沿此轨迹设计存储器系统的挑战为可靠地且准确地存储、读取及写入(举例来说)先前迭代两倍的存储器状态的困难。从存储、读取及写入两个存储器状态演进为存储、读取及写入四个存储器状态呈现各种困难，所述困难最终得以克服。然而，从使用四个存储器状态演进为使用八个状态在当前技术水平的情况下呈现比在先前两个存储器状态演进为四个存储器状态中呈现的困难更加困难的挑战。虽然所述困难并非难以克服且最终将被克服，但期望具有(举例来说)利用用于存储多个存储器状态的存储器单元的存储器系统以提供比每单元一个位更大的存储密度，所述存储器单元并不限制于存储2的幂数目的存储器状态。

附图说明

图1为根据本发明的实施例的数据路径的框图。

图2A为根据本发明的实施例的具有位映射及数据转换电路130的数据路径的框图。图2B为与使用具有非2的幂数目的存储器状态的存储器阵列的多电平存储器单元对相关的所得位/单元存储密度的表。

图3为根据本发明的实施例的用于使用具有六个存储器状态的多电平存储器单元对存储二进制用户数据的真值表。

图4为根据本发明的实施例的用于使用具有三个存储器状态的多电平存储器单元对存储二进制用户数据的真值表。

图5为根据本发明的实施例的用于使用具有六个存储器状态的多电平存储器单元对存储数据的数据路径的框图。

图6为根据本发明的另一实施例的用于使用具有三个状态的多电平存储器单元对存储数据的数据路径的框图。

图7为根据本发明的另一实施例的用于使用具有四个存储器状态的多电平存储器单元对存储数据的数据路径的框图。

图8为根据本发明的实施例的具有数据路径的存储器系统的框图。

具体实施方式

以下将陈述某些细节以提供对本发明的实施例的充分理解。然而，所属领域的技术人员将明了，可在没有这些特定细节的情况下实践本发明的实施例。此外，本文中所述的本发明的特定实施例为以实例方式提供且不应用于将本发明的范围限制于这些特定实施例。在其它情况下，未详细显示众所周知的电路、控制信号、定时协议及软件操作以避免不必要地使本发明含糊不清。