[发明专利]逐次逼近型AD转换电路

说明书

技术领域

本发明涉及使逐次逼近型AD转换电路中的比较器具有迟滞特性的技术，特别涉及在具备斩波型比较器的AD转换电路中利用且适合的技术。

背景技术

在移动电话、PDA(Personal Digital Assistants：个人数字助理)、数码相机等便携电子设备中设有用于控制设备内部的系统的微处理器，微处理器监视温度和电池的电压等来进行控制。因此，很多时候在设备中设有用于检测温度和电池的电压等的传感器，在微处理器中内置了将来自这些传感器的模拟信号转换为数字信号的A/D转换电路。

此外，期望内置于微处理器等中的A/D转换电路的电路规模小。作为那样的A/D转换电路，例如公知图9所示的使用了把CMOS逆变器作为放大器使用的所谓斩波型比较器的A/D转换电路。

当前，存在为了防止因搭载在输入信号中的噪音而引起的误动作，使比较器具有迟滞特性的情况。但是，在A/D转换电路中，如果使比较器具有迟滞特性，则其成为AD转换误差，特别是在输入位(bit)数大即高分辨率的A/D转换电路中，由于在迟滞中埋入了最小分辨率即LSB(Least Significant Bit：最低有效位)，所以一般不使其具有迟滞特性。

另一方面，斩波型比较器，因为通过CMOS逆变器对输入模拟信号Vin和比较电压Vref的电位差进行放大，所以当Vin成为与Vref大体相等的等级时，由于输入电位的轻微的摆动，引起输出切换到高/低的不稳定的动作。而且，存在在该切换时在CMOS逆变器中产生电流变化、其成为电源噪音，使比较器的基准电压摆动，使转换精度降低的问题点。因此，为了防止输出切换为高/低的不稳定的动作，提出了使斩波型比较器具有迟滞特性的A/D转换电路的方案(专利文献1)。

专利文献1：日本特开平6-069799号公报

发明内容

在上述专利文献1中记载的在先申请在分辨率不高的A/D转换电路中有效。但是，上述在先申请与构成比较器的逆变器的N-MOSFET(绝缘栅型场效应晶体管：以下称为MOS晶体管)并联，根据来自输出的反馈信号被接通、关断，使逆变器的逻辑阈值变化，由此具有迟滞特性。本发明的发明人进行了研究，在该结构的比较器中，在3V～5V的电源电压的情况下，具有数mV的迟滞。

因此，在例如10位的A/D转换电路的情况下，在迟滞中埋入最小分辨率即LSB转换误差变大。此外，由于在电源电压端子与接地点之间纵向层叠三个MOS晶体管，所以出现了在2V这样的低电源电压下无法动作的课题。

本发明的目的在于在具备斩波型比较器的AD转换电路中，仅追加少量的元件，使比较器具有迟滞特性，能够降低因噪音导致的转换误差。

本发明的另一目的在于在具备斩波型比较器的AD转换电路中，能够通过使比较器具有1LSB以下的迟滞特性，抑制与赋予迟滞相伴的转换误差的增加。

为了达成上述目的，本发明是一种逐次逼近型AD转换电路，其具备：比较电路，其判定输入模拟电压和比较电压的大小；寄存器，其顺次取入并保持该比较电路的判定结果；以及局部DA转换电路，其将该寄存器的值转换为电压，并将其作为所述比较电压，所述比较电路具有一个或者两个以上的放大级、和与所述放大级中的某个放大级的输入端子连接的反馈电容，在第一期间取入输入模拟电压，在第二期间输入与所述输入模拟电压和所述比较电压的电位差对应的电压，通过所述放大级对该输入电压进行放大，在该比较电路的输出变化时，经由所述反馈电容向对应的放大级的输入端子施加正反馈来赋予1LSB以下的迟滞。

根据上述结构，由于是经由反馈电容向某一放大级的输入端子施加正反馈的结构，所以与使放大级自身具有迟滞特性的情况相比，能够赋予小的迟滞，并且追加的元件少。

这里，希望决定反馈电容的电容值，以使所述迟滞为1LSB的1/2以下的大小。更希望决定反馈电容的电容值，以使所述迟滞为1LSB的1/5以下的大小。进一步希望决定反馈容量的容量值，以使所述迟滞成为1LSB的1/10以下的大小。由此，能够不增大转换误差地，降低因比较电路的输出的切换而产生的噪音。

此外，希望所述比较电路具级联连接的两个以上的放大级，经由所述反馈电容向对应的输入端施加正反馈的放大级是最终级的放大级。通过对最终级的放大级施加正反馈的结构，能够减小在换算为输入时的迟滞、容易赋予1LSB以下的迟滞。