[发明专利]多频道接收机架构及接收方法

说明书

背景技术

当前的电视接收机通过单个调谐器接收单个频道。日益发展的数据和节目服务市场将要求接收机具有多频道调谐的能力。

图1中示意了常规的单频道有线电视接收机的方框图。在接收机的输入处接收复合的TV信号，并使用低噪声放大器和可变增益放大器(LNA/VGA)102将其放大到正确的电平。可编程频段选择滤波器104可以潜在地对复合信号进行预选，以限制其带宽并使后续的信号处理操作变得容易。

使用频率综合器106选择特定的TV频道，其中频率综合器106调谐到对应的频道频率。通过在混频电路108的帮助下将综合的频率参考信号和接收到的信号相乘在一起，将所需的频道下变频(对其载波频率进行偏移)到方便的频率，并从而使用滤波器110和112移除频域中在其左边和右边的其他所有频道。然后，进一步对剩余的所需频道的信号进行放大114，以最优地利用ADC 116的输入范围，ADC 116对该剩余信号进行数字化。作为主流模拟信号预处理的结果，ADC 116抽样的信号通常具有非常低的工作频率，导致非常宽松的ADC要求。频道解码器118产生包含所想要的信号的单个传输流。

由图1中从LNA/VGA到ADC 116的输入的所有电路组成的框通常被称为“调谐器”。调谐器实现模拟域中完整的频道选择处理，并在其输出处递送在非常方便的频率处的单个频道，以用于进一步的基带处理。调谐器电路已经达到非常高水平的设计完善度，以处理若干电路实现的非理想性，例如，I/Q路之间的失配、混频器下变频不精确性等。在多数情况下，以硅双极或BiCMOS工艺实现调谐器，以达到RF性能要求，但是这对将调谐器集成到较大的SOC系统中造成了限制。调谐器的输出仍然是模拟信号，因为ADC通常在CMOS中实现并被放置在解码器侧。

剩余电路(ADC，用于进一步数字信号处理、载波恢复、频道解码、源解码等的基带处理器)通常是单独的IC，并被称为基带IC。

已知的基于图1所示的概念的接收机架构不能够完全满足多频道接收的需要。常规方法可以是使用多个并联连接到相同输入信号源的单频道调谐器来产生多频道调谐器。然而，该方法面临着与系统实现的复杂度、信号质量和成本效率有关的主要限制。随着同时需要的流/频道的数目超过两个，常规方法变得完全不切实际。

使用常规方法实现真正多频道接收机要求将输入信号提供给所有单个的单频道接收机。为了实现这一点，使用了RF信号复制装置(例如功率分割器、RF信号缓存器等)。这允许将RF输入发送到主接收机，并将复制的RF信号发送到第二接收机。然而，每次对RF输入信号进行复制，其质量将显著退化，没有任何可能性恢复原质量。

从常规组件构建多频道接收机的另一缺陷是频道选择过程要求针对每个使用到的调谐器有独立的频率综合装置。对于16个频道，需要16个独立的频率综合器和PLL，每个频率综合器和PLL都能够实现TV频段中大约100个频道中的任何频道频率。这种方法明显是不切实际的。

常规的I/Q接收机架构深受众所周知的镜频抑制问题的影响，镜频抑制问题起因于I路和Q路及其相关联的混频器的失配。I/Q混频器中的其他实现限制也是该方法的特征。例如，频率转化阶段(混频器)中的相位噪声是常规接收机架构的主要噪声污染机制之一。

备选的方法是使用块接收机(block receiver)。这高效地使用了图1中所示出的相同架构。然而，取代滤除除了单个需要的频道外的任何频道，将一组频道(a block of channels)(例如，5-10个TV频道)下变频到方便的低频。在该频率转化后，在滤波器的帮助下移除了所有其他的TV信号分量，并对所得到的信号进行放大，然后在调谐器的输出处递送。随后使用ADC对该组TV频道进行数字化，由于现在其需要将一组TV频道一起进行数字化，这比单频道调谐器所需要的更快。以这种方式，在调谐器的输出处同时提供少许频道变得可能。