[发明专利]半导体存储装置

说明书

技术领域

本发明涉及半导体存储装置，特别涉及具有使复位时的字线电平成为负电压的负升压字线驱动器的半导体存储装置。

背景技术

近年，特别在混载DRAM(Dynamic Random Access Memory)中，谋求为了用低成本来实现SOC(System On Chip)的高集成化。占存储器面积的大部分的是存储器阵列部，为了实现高集成化，通过存储单元晶体管、使用了高介电常数绝缘膜的存储单元电容器的微细化技术，来缩小存储单元自身的面积。

在DRAM中，为了将位线振幅的电压最大限度地恢复到存储单元电容器中，作为存储单元晶体管，需要对其栅极施加高于其阈值电压(Vth)的电压，因此使用了厚膜的晶体管。此外，在存储单元晶体管中也同时寻求能够保持存储单元电容器的数据的低漏电特性。因此，存储单元晶体管的阈值电压被设定得较高，反偏压效应也较大，因此将比位线High电压高1V以上的电压作为字线置位电平(word line set level)。

另一方面，为了推进微细化，需要缩短存储单元晶体管的栅极长度，为了减小短沟道效应所产生的漏电流，需要使存储单元晶体管的膜厚变薄。在此情况下，从可靠性的角度出发，需要将字线置位电平的电压低电压化，但为了同时确保存储单元电容器的恢复电平(リストアレベル)，需要在低Vth化的同时，使漏电流不增加。

针对这些课题，已知负升压字线方式这种构造。这是通过将字线复位电平从以往的接地电压变更为负升压电压电平，来试图满足上述存储单元晶体管所需要的特性的构造。

在导入负升压字线方式情况下，新需要字线驱动器，使得能够实现相对于位线电压振幅的信号在正方向和负方向这两个方向的电平移动。作为这种负升压字线驱动器的公知例子，在专利文献1中提出了各种各样的电平移动电路。

此外，在专利文献2中，公开了如下结构：具备地址解码功能，并且能够用较少的元件数来将正方向和负方向这两个方向的电平移动电压施加于字线。将此作为以往的字线驱动器例子，表示在图7中。在图7中，100a和100b是字线驱动器，XA、XB、WD<0>和WD<1>是字线选择地址信号，/STWD是字线复位控制信号，WL<0>和WL<1>是字线，BL是位线，/AD和Node1是内部节点，Vdd是位线High电压，Vss是位线Low电压，Vpp是字线置位电平电压，Vw是字线复位电平电压，Vcp是存储单元板电压(memory cell plate voltage)，QN1～2和QAN1～2是NMOS晶体管，QP1～3和QAP1～2是PMOS晶体管，QC是存储单元晶体管，C是存储单元电容器。

参照图8的时序图来说明像这样构成的字线驱动器100a的动作。首先，在定时t10之前的复位状态中，因为字线复位控制信号/STWD为Low，所以内部节点Node1的电平为Vpp，字线WL<0>为复位电平Vw。相邻的字线驱动器100b所驱动的字线WL<1>也同样保持复位电平Vw(未作图示)。然后，在定时t10，输入到字线驱动器100a的地址的一部分成为选择逻辑，内部节点/AD成为Low，在定时t11，在重叠了字线启动信号和地址信号的WD<0>成为High的同时，字线复位控制信号/STWD成为High，从而内部节点Node1的电平成为Low，字线WL<0>成为置位电平(set level)Vpp。因为相邻的字线驱动器100b的WD<1>为非选择状态的Low，所以虽然共同连接的内部节点/AD为Low，但保持复位状态。之后，在定时t12，WD<0>成为Low，字线复位控制信号/STWD成为Low，从而内部节点Node1成为High，字线WL<0>的电压回到复位电平Vw。然后，在定时t13，字线选择地址信号XA和XB以及内部节点/AD复原。在此，t10和t11、或者t12和t13也可以为相同的定时。