[发明专利]用于读出放大器的可数字控制延迟

说明书

技术领域

本发明大体上涉及读取存储于随机存取存储器(RAM)装置中的数据。

背景技术

读出放大器用以读取存储于例如磁性随机存取存储器(MRAM)装置的基于电阻的存储器装置中的数据。通常，在MRAM装置中，第一模拟放大器放大选定MRAM单元的输出值，且第二模拟放大器放大参考单元的输出。读出放大器比较所接收的输出值。取决于MRAM单元的相对于参考单元的输出的输出，读出放大器确定MRAM单元的输出应读取为高值还是低值，并分别产生能够由数字逻辑电路读取的高输出或低输出。

从起始MRAM单元的读取操作的时间到所述值可由数字读出放大器准确地读取的时间通常存在延迟。当起始读取操作时，读取选定MRAM单元及参考单元的模拟放大器产生类似输出，所述输出在短延迟之后发散，从而指示MRAM单元的输出应确定为高电平输出还是低电平输出。当数字读出放大器在起始读取操作之后过早地比较输出时，选定MRAM单元的输出及参考输出可能尚未经充分发散，从而不能实现选定存储器单元中表示的数据值的准确读取。另一方面，比适于允许模拟放大器的输出发散长地延迟数字读出放大器处的比较会减慢存储器装置的性能。

发明内容

在特定实施例中，揭示一种用于在读取数据时应用受控延迟的电路。所述电路包括读出放大器，所述读出放大器具有第一输入、第二输入及启用输入。还提供耦合到基于磁阻的存储器单元的输出的第一放大器及耦合到所述单元的参考输出的第二放大器。所述电路进一步包括耦合到追踪电路单元的可数字控制放大器。所述追踪电路单元包括类似于所述基于磁阻的存储器的所述单元的至少一个元件。所述读出放大器的第一输入耦合到所述第一放大器，所述读出放大器的第二输入耦合到所述第二放大器，且所述启用输入经由逻辑电路耦合到所述第三可数字控制放大器。一旦所述读出放大器经由逻辑电路从可数字控制放大器接收启用信号，随即所述读出放大器可基于从基于磁阻的存储器单元的输出及参考单元接收的经放大值而产生输出值。

在另一特定实施例中，揭示一种包括追踪单元的设备。所述追踪单元包括安置于磁性随机存取存储器(MRAM)阵列中的MRAM单元，其中所述MRAM阵列包括多个MRAM单元。追踪放大器包括模拟放大器，所述模拟放大器经配置以接收所述追踪单元的输出。可控制延迟电路经配置以接收数字控制信号，从而基于所述接收的数字控制信号控制所述追踪放大器的输出的时序。

在又一实施例中，揭示一种用于控制启用信号的时序的方法，所述启用信号是用以起始读取磁性随机存取存储器(MRAM)装置中的数据值。包括多个存储器单元电路的MRAM装置经配置以包括至少一个MRAM追踪单元电路。所述追踪电路包括至少一个MRAM追踪单元。所述MRAM追踪单元经配置以响应于接收到在所述MRAM装置处施加的读取信号而产生MRAM追踪单元输出。所述追踪电路还包括所述MRAM装置中的追踪放大器以响应所述MRAM追踪单元输出。基于所述MRAM追踪单元输出，所述追踪放大器在选择性延迟之后产生用以起始所述启用信号的追踪信号。

由本文中所揭示的实施例提供的一个特定优点使得在从基于磁阻的存储器单元读取数据时能够强加可控延迟，从而使得在不强加不必要长的读取延迟的情况下能够准确地读取所述数据。通过本文中所揭示的实施例提供的另一特定优点为通过包括待编程以使MRAM装置能够实现可接受错误率而无关于过程变化的可控制延迟装置而实现的MRAM装置的改进的合格率。

在审阅完整个申请案之后，本发明的其它方面、优点及特征将变得显而易见，整个申请案包括以下章节：“附图说明”、“具体实施方式”及“权利要求书”。

附图说明

图1为对读出放大器应用可数字控制延迟的系统的特定说明性实施例的框图；

图2为表示读取存储有高值及低值的存储器单元单元的输出的模拟放大器的特定说明性实施例的输出电平的图表，其中读出放大器经启用以在不同时间读取存储器单元的输出；

图3为经配置以选择性延迟读取数据值的启用信号的产生的存储器装置的特定说明性实施例的示意图；

图4为描绘在激活字线信号后在各种示范性可选择延迟之后所读取的读出放大器数据输入的一对图表；及

图5为控制产生经配置以起始从MRAM装置读取值的启用信号的追踪信号时的延迟的特定说明性实施例的流程图。

具体实施方式