[发明专利]具有倾斜侧壁的垂向结型场效应晶体管及其制造方法

说明书

本申请要求于2008年11月5日递交的美国临时专利申请第61/111,437号的权利，本文通过援引并入其全部内容。

关于联邦资助研究的声明

本发明是根据美国空军研究实验室授予的第FA8650-06-D-2680号合同在美国政府支持下做出的。美国政府可以具有本发明的某些权利。

本文所用的章节标题仅出于组织的目的，不应将其以任何方式解释为对本文所述主题的限制。

背景

领域

本申请主要涉及半导体器件及其制造方法。

背景技术

迄今为止，已经提出将垂直沟道碳化硅结型场效应晶体管作为具有垂直或接近垂直的侧壁的器件[1，2]。然而，在具有垂直或接近垂直的侧壁的器件中，难以利用离子注入实现均匀的p⁺侧壁掺杂。特别是，法向入射的离子注入能够导致具有低掺杂物浓度的不均匀掺杂侧壁。

已经公开利用有角度的离子注入来掺杂侧壁[1]。然而，即使利用该方法，也难以实现具有均匀沟道宽度(w_ch)的理想结构。特别是，有角度的注入的使用仍能够导致槽底附近的较重掺杂和沿侧壁的不均匀掺杂，这降低了器件性能。此外，为确保在两个侧壁上进行相似的掺杂，必须在注入过程中旋转晶片。然而，对于SiC而言，离子注入需要不同能级的多次注入。因此，包括晶片旋转和有角度的注入的方法会显著增加制造方法的复杂性和成本。

因此，对于制造具有更均匀和得到良好控制的沟道宽度的半导体器件(如垂向JEET(结型场效应晶体管)等)的改进方法仍然存在需求。

发明内容

本发明提供了一种半导体器件，所述半导体器件包含：

第一导电类型的半导体材料的基板层；

在所述基板层的上表面上的所述第一导电类型的半导体材料的沟道层，所述沟道层包含一个或多个凸起区，所述凸起区包含上表面和由下表面分开的第一侧壁和第二侧壁，其中，邻近所述下表面的所述凸起区的第一侧壁和第二侧壁向内渐缩(tapered)并与垂直于所述基板层的上表面的方向形成至少5°的角，其中，所述一个或多个凸起区包含所述第一导电类型的半导体材料的内在部分和不同于所述第一导电类型的第二导电类型的半导体材料的外在部分，其中，所述外在部分与所述第一侧壁和第二侧壁邻近；

位于所述沟道层的下表面中的所述第二导电类型的半导体材料的栅区，所述沟道层与相邻凸起区的外在部分邻近并连接；和

位于所述一个或多个凸起区的上表面上的所述第一导电类型的半导体材料的源层。

本发明还提供了一种方法，所述方法包括：

将离子注入第一导电类型的半导体材料的沟道层中以形成不同于所述第一导电类型的第二导电类型的半导体材料的注入栅区，其中，所述沟道层位于基板层的上表面上，并且其中所述沟道层包含一个或多个凸起区，所述凸起区包含上表面和由下表面分开的第一侧壁和第二侧壁，其中，邻近所述下表面的凸起区的第一侧壁和第二侧壁向内渐缩并与垂直于所述基板的上表面的方向形成至少5°的角，其中所述注入栅区形成在所述侧壁中和所述沟道层的下表面中；和

在所述一个或多个凸起区的上表面上形成所述第一导电类型的半导体材料的源层。

此处说明本教导的这些和其他特征。

附图说明

本领域技术人员将会理解，以下所述的附图仅出于说明目的。附图并不意在以任何方式限制本教导的范围。

图1A～1D是具有离子注入的垂直侧壁的正常关闭型(normally-off)SiC VJFET(垂向结型场效应晶体管)的理想结构(图1A和1C)和实际结构(图1B和1D)的示意图，其中，栅周围的耗尽区显示零栅偏压(即，关闭状态)(图1A和1B)和大于阈值电压的正电压(即，开启状态)(图1C和1D)，其中，器件端子(栅、源和漏)显示在图1A中并且也适用于图1B、1C和1D。

图2是具有倾斜侧壁的垂向结型场效应晶体管(VJFET)的示意图。

图3是具有二重倾斜侧壁的垂向结型场效应晶体管(VJFET)的示意图。

图4A和4B是将VJFET器件特性(I_d-V_g：漏极电流(drain current)-栅电压)显示为一重倾斜(图4A)和二重倾斜(图4B)器件的漏电压的函数的图，其中，DIBL(漏致势垒降低)的程度由I_d-V_g曲线随漏电压升高的负偏移表示。